科教融合开展高水平微处理器设计人才培养

马胜 赖明澈 沈立

[摘 要] 采用科教融合的方式，基于一流的科研成果开展一流的人才培养是有效提升微处理器设计人才培养质量的关键。片上互连网络作为多核或众核处理器核间互连和协同工作的基础，对微处理器的设计至关重要;因此，高水平的微处理器设计人才必须熟练掌握片上互连网络的基本原理和工作机制。国防科技大学计算机学院的教学团队采用科教融合的方式开展“片上互连网络”课程教学，在教学团队组建、教学内容设置、教学方法改革、实践环节设计等方面进行了改革，取得了较好的教学效果，同时对课程的教学实践和改革情况进行了总结。

[关键词] 片上互连网络;科教融合;微处理器设计;人才培养

[基金项目] 2019年度湖南省教育厅普通高等学校教学改革研究课题“人工智能背景下的微处理器设计人才培养”（湘教通〔2019〕291号-6）;2020年度教育部产学合作协同育人项目“新工科背景下加强产学合作协同育人的集成电路设计人才培养方案的改革与探索”（202002274003）;2020年度教育部第二批新工科研究与实践项目“面向国家急需，培养自主可控微处理器设计人才的创新与实践”（E-DZYQ20201405）

[作者简介] 马 胜（1986—），男，湖南永州人，博士，国防科技大学计算机学院计算科学系系统室副主任，副研究员，主要从事片上互连网络和微处理器设计研究;赖明澈（1982—），男，湖北石首人，博士，国防科技大学计算机学院计算机研究所副所长，研究员，主要从事微处理器设计和高性能计算机系统设计研究;沈 立（1976—），男，陕西西安人，博士，国防科技大学计算机学院计算科学系副主任，教授，主要从事微处理器设计和高性能计算机系统设计研究。

[中图分类号] G649.21   [文献标识码] A   [文章编号] 1674-9324（2021）51-0171-06    [收稿日期] 2021-05-06

一、引言

如何破解集成电路技术目前面临的“卡脖子”难题是国家亟待解决的一个重大战略问题。作为信息系统的核心器件，我国自主可控微处理器的设计能力远远落后于国外，“卡脖子”的情况更加严重。人才是集成电路技术和产业发展的第一资源，但人才匮乏已成为当前严重制约我国集成电路技术和产业发展的瓶颈。目前我国急缺理论水平高、创新意识好、实践能力强、能够有效解决实际科学与工程问题的复合型微处理器设计人才。

微处理器设计工作对人才能力需求的一个显著特点是对理论知识水平和实践动手能力要求都较高，因此人才培养需要在理论学习和实践教学方面进行良好的权衡。一方面，重理论、轻实践容易造成所培养的人才工程实践能力较弱，理论与实践相脱节，无法解决实际工程问题;另一方面，重实践、轻理论容易造成所培养的人才理论水平不高，局限于工程细节，发展潜力和层次受限。

采用科教融合的方式，基于一流的科研成果开展一流的人才培养是有效提升微处理器设计人才培养质量的关键。国防科技大学计算机学院在微处理器设计领域取得了较为丰硕的科研成果，学院长期以来以国家和军队对计算机系统和核心芯片研制自主可控的需求为导向，先后研制了30余款高端处理器芯片，在ISCA、HPCA、MICRO、DAC、IEEE TC、IEEE TPDS等微处理器设计领域顶级国际会议和期刊上发表了多篇高影响力的论文，在微处理器设计领域掌握了许多核心关键技术。如何基于这些丰硕的科研成果开展人才培养，切实提升微处理器设计人才培养质量是我院面临的一项挑战。本文描述了国防科技大学计算机学院“片上互连网络”课程教学团队以科教融合的方式开展人才培养的一些实践经验。

片上互连网络作为多核处理器或众核处理器核间互连和协同工作的基础，对微处理器设计至关重要，也是微处理器设计领域的一個重要研究方向[1，2]。国防科技大学计算机学院契合业界需求，自2010年起开始面向硕士研究生和博士研究生开设了“片上互连网络”课程。为了有效提升微处理器设计人才的培养质量，课程教学团队多年来坚持采用“以科研促进教学，以教学反哺科研”的方式开展课程教学，在教学团队组建、教学内容设置、教学方法创新、实践环节设计等方面进行了大量改革，取得了较好的教学效果。第一，课程教学团队由来自教学一线和科研一线的优秀教员组成，既具备了丰富的教学经验，又具备了优秀的科研能力，为保证本课程的理论教学和实践教学的顺利开展奠定了良好的基础。第二，为使学生既打牢坚实的基础，又较好地熟悉该领域的研究前沿，课程教学内容既涵盖了片上互连网络的经典教学内容，又引入了业界的最新科研成果。第三，课程教学过程采取了多种创新教学手段，包括BOPPPS教学模式[3，4]、参与式教学、翻转课堂[5，6]等，较好地提升了学生的课堂参与度和学习积极性。第四，课程教学团队对课程的实验环境设置和实践教学环节进行了大量创新，一方面，基于科研项目中取得的部分科研成果建立了较为优秀的实践教学环境;另一方面，要求学生使用上述实践教学环境重现一些高水平论文的实验结果，加深对理论知识的理解，并激发创新灵感。源于在课程学习过程中产生的灵感，学生在片上网络设计领域取得了较为突出的科研成绩，在权威会议或期刊上发表了多篇论文[7-13 ]。

二、课程介绍

（一）教学目标

国防科技大学“片上互连网络”课程是该校计算机学院面向微处理器设计专业和计算机体系结构专业的硕士研究生和博士研究生开设的专业课程，课程开设紧贴业界需求。当前微处理器设计已进入多核或众核处理器时代，片上互连网络已成为决定微处理器性能、能效和可靠性的关键因素;因此微处理器设计人才必须在片上互连网络领域具备较高的理论水平和实践能力。为了满足上述需求，课程通过理论学习和实践锻炼，使学生理解和掌握片上互连网络的组成结构和工作原理，包括拓扑结构、路由算法、流控机制、路由器微处理器、死锁避免机制等。同时，为了提升学生的创新水平和实践能力，课程内容还将涵盖业界的最新研究进展，包括Cache一致性片上网络、领域专用加速器片上网络、光互连片上网络等。通过本课程的学习，学生将在片上互连网络领域具备较高的理论水平和工程实践能力。

（二）教学体系

表1描述了“片上互连网络”课程的教学体系。课程共包括36个学时，主要分成两种类型的主题：一是基本原理部分，主要包括5个主题，分别为拓扑结构、路由算法、流控机制、路由器微结构和死锁避免机制。每个主题包含6个学时，由讲授、研讨和实践组成，其中讲授2个学时、研讨2个学时、实践2个学时。二是领域前沿知识，主要包括3个专题，分别为Cache一致性片上网络、光互连片上网络和领域专用加速器片上网络。每个主题包含2个学时，其中讲授1个学时、研讨1个学时。

课程每个主题的具体讲授内容如下。

1.拓扑结构。本主题主要讲授片上互连网络的经典拓扑结构，包括环网、网格网络、torus网络、胖树等。讲授过程重点关注决定片上互连网络性能和能效的关键因素，包括拓扑结构的等分带宽、网络直径、节点度等。

2.路由算法。本主题主要讲授片上互连网络的经典路由算法，包括维序路由算法、转向模型路由算法、完全自适应路由算法和Valiant路由算法等。讲授过程重点关注不同路由算法在路径多样性、拥塞避免能力、容错能力等方面的差异。

3.流控机制。本主题主要讲授片上互连网络的经典流控机制，包括虫孔流控机制、虚切通流控机制、存储转发流控机制等。讲授过程重点关注不同流控机制在路由器缓冲容量、报文转发过程、死锁特性等方面的差异。

4.路由器微结构。本主题主要讲授片上互连网络的经典路由器微结构，包括虫孔路由器、虚切通路由器、猜测交叉开关分配路由器等。讲授过程重点关注不同类型路由器在组成结构、性能、面积开销和功耗开销等方面的差异。

5.死锁避免机制。本主题主要讲授片上互连网络的经典死锁避免机制，包括Dally死锁避免理论、Duato死锁避免理论、协议层死锁的避免机制等。讲授过程重点关注不同类型的死锁避免理论在缓冲资源需求、虚通道数目需求、报文传输限制等方面的差异。

6.Cache一致性片上网络。本主题主要讲授片上互连网络和Cache一致性协议协同设计取得的最新研究进展，主要包括面向Cache一致性协议的通信特性优化片上互连网络的结构设计，以及基于片上互连网络的结构特性优化Cache一致性协议的设计两个方面。

7.光互连片上网络。本主题主要讲授光互连片上网络设计的基本原理和业界最新进展，重点对光互连片上网络相对于传统片上网络的优势和缺陷进行分析，包括传输带宽、传输延迟、面积开销、功耗开销、集成度等方面。

8.领域专用加速器片上网络。本主题主要讲授业界最新的科学计算加速器、人工智能加速器等领域专用加速器的片上网络设计。讲授过程重点关注领域专用加速器片上网络的设计方法学，包括如何基于领域专用加速器的通信特性定制片上网络的设计等。

针对上述8個主题，课程均安排了研讨教学环节。研讨教学的内容为业界最新的研究成果，这些研究成果主要从近年的体系结构领域顶级学术会议或期刊发表的论文中选取。学生被分成多个小组进行研讨，研讨过程重点关注论文所提出的创新点和优缺点等。

课程针对前5个主题还安排了实践教学环节，要求学生对讲授环节所讲解的经典设计或研讨环节所讨论的最新设计进行重现。通过重现这些设计，一方面能加深学生对所学理论知识的理解;另一方面能更好地激发创新灵感，提出更为新颖的设计。

三、科教融合人才培养

自课程开设以来，为了提升教学效果，课程教学团队坚持采用“以科研促进教学，以教学反哺科研”的科教融合方式开展课程教学，在教学团队组建、教学内容设置、教学方法创新、实践环节设计等方面进行了大量改革，取得了较好的教学效果。本节对这些方面的实践情况进行具体描述。

（一）教学团队建设

本课程的理论教学内容不仅涵盖了片上互连网络的经典设计，而且涵盖了领域的最新研究进展，对课程教学团队的理论知识水平要求较高，同时课程的实践教学环节要求学生对片上互连网络的经典设计或领域最新研究进展进行复现，并在此基础上实现创新设计，对课程教学团队的实践能力要求较高。

为了满足以上需求，课程教学团队由来自教学一线和科研一线的优秀教师组成。来自学院教学系教师长期从事教学工作，教学经历丰富，主讲的多门课程入选国家级或省部级金课，曾获得全军育才奖、学校优秀教师奖、学校优秀教学奖等多项教学奖励，所培养的研究生多次获得省部级优秀博士学位论文奖、优秀硕士学位论文奖或国家一级学会的优秀博士学位论文奖等。来自学院工程系的教师长期从事片上互连网络和微处理器设计领域的科研工作，科研经验丰富，在片上互连网络领域取得了丰硕的科研成果，曾获得军队科技进步一等奖、教育部自然科学二等奖、湖南省自然科学二等奖、全国创新争先奖牌等多项奖励。教学团队通过教学片教师和科研片教师的协同合作有效提升了课程的教学质量，来自教学一线的教师主要负责理论教学和研讨环节的实施及质量管控，来自科研一线的教师主要负责实践环节的实施和质量管控。

（二）教学内容设置

为了提升课程教学质量，教学团队采用科教融合的方式精心设计了课程教学内容。教学内容不仅涵盖了片上互连网络领域的经典知识，包括拓扑结构、路由算法、流控机制、路由器微结构、死锁避免机制等，而且把科研界最新的研究成果，包括Cache一致性片上网络、领域专用加速器片上网络、光互连片上网络等融入课程教学中。

在表1所描述的基本原理类型的教学内容所对应的5个主题中，均安排了2个学时用于讲授经典理论，2个学时用于对业界的最新研究进展进行研讨。研讨的内容从发表在业界顶级学术会议或期刊上的最新研究成果中选取。通过对这些高质量的学术论文进行研讨，学生不仅掌握了业界最新的研究进展，而且提升了自己从事科学研究的能力。此外，课程还设置了6个学时来讲授领域前沿知识，这些前沿领域大都来自片上互连网络与其他研究领域的交叉方向，对于拓展学生的科研视野，掌握领域发展趋势有较大的帮助。比如，设计领域专用加速器已成为计算机体系结构领域的研究热点，领域专用加速器的通信特性与通用处理器有很大不同，对片上互连网络的设计提出了许多新的要求;因此，课程专门设置了两个学时讲授和研讨领域专用加速器片上网络的设计。

通过上述将基础理论知识和领域前沿知识融合的教学内容设置方式，学生不仅能较好地掌握片上互连网络的相关基础理论知识，还能较好地把握业界研究的最新进展。

（三）教学方法创新

课程教学团队综合使用了讲授、研讨和实践等多种教学手段，在教学方法上采取了大量改革措施，有效提升了课程教学质量。

1.讲授过程着重改变“以教师为中心”的传统教学模式，基于BOPPPS教学理论对课堂教学过程进行设计，将课堂教学划分成多个教学小单元，通过导入、预测试、参与式学习、后测试等方式抓住了学生的注意力，提高了学生的课堂参与度，有效提高了教学效果。比如，在导入过程中提出一些引导性的问题，吸引学生的注意力，让学生带着问题去学习，调动学生学习的主观能动性。又如，采用参与式教学让学生分组对不同死锁避免机制的优缺点进行研讨，有效地加深了学生对经典死锁避免机制的理解和掌握。

2.研讨过程采用了翻转课堂的教学方法。学生以两人为一组从给定的候选论文中选取一篇论文进行研讨。课堂上由教师从每组中随机抽取一名学生在15分钟内通过PPT讲解所选定的论文的主要研究思想和实验结果，其余组的同学负责提问，问题主要围绕论文的创新性、优缺点等展开，鼓励提出评判性的问题。研讨过程不仅对主讲论文的学生进行评分，也对负责提问的学生进行评分。评分标准主要考虑学生介绍论文的准确性和清晰性、提问的水平、回答问题的准确性。这种翻转课堂的教学方法能有效地激励学生主动阅读论文，并有效提升学生开展批判性思考的能力。

3.课程提高了对实践过程的考核要求。课程综合使用现场验收和实验报告评阅的方式对实践环节进行考核。现场验收关注学生实验的完成度，教师和教辅人员通过现场提问的方式对代码逻辑和功能进行考核，判断学生的实验是否独立完成。教师和教辅人员通过评阅实验报告，对学生的分析、归纳和总结能力进行考核。

（四）实践环节设计

课程教学团队采用科教融合的方式对课程的实验环境设置和实践教学环节进行了大量创新。一方面，将科研项目研究过程中取得的部分优秀科研成果，包括片上网络时钟精确模拟器和RTL级路由器提供给学生使用，建立了较为优秀的实践教学环境。课程教学团队的片上网络时钟精确模拟器和RTL级路由器已经获得了业界的广泛认可，课程教学团队基于这两个实验工具已经发表了多篇高水平论文。另一方面，要求学生使用上述实践教学环境重现一些高水平论文的实验结果，加深学生对理论知识的理解，并激发创新灵感。在此基础上，学生可以进一步提出创新设计。

以拓扑结构主题为例，课程安排的实践环节是重现一篇来自国际计算机设计年会的论文中的实验结果。该论文为回复报文设计了一个无冲突的网络结构，消除了路由器的缓存等部件。学生在重现该论文设计的过程中，产生了灵感，认为设计无冲突的请求报文网络也能带来较好的收益。在课程结束之后，持续对这个研究点进行研究，最终在CCF推荐的A类国际顶级会议（DAC-2016）上发表了一篇高水平学术论文[ 11 ]。此外，还有学生将课程实验创作的设计申请并获授权一项专利。

四、教学效果

课程采用科教融合的方式开展微处理器设计人才的培养，既有效提升了学生在片上互连网络领域的理论水平，又提高了他们的创新能力和实践水平。课程自开设以来，受到了学生的广泛好评，学生的评教结果多次为“优秀”。

学生通过学习本课程不仅掌握了片上互连网络领域的基础知识和领域前沿知识，还通过研讨环节和实践环节提高了自己的动手实践能力和创新水平。学生基于本课程教学过程中产生的灵感在片上互连网络领域发表CCF A类论文3篇、B类论文2篇、C类论文2篇[7-13 ]，体现了较高的创新水平和实践能力。学生在课堂学习过程中掌握的包括时钟精确模拟器和RTL级路由器在内的实验工具对他们有较大的帮助。学生不仅将这些实验工具用于今后的科学研究，部分学生还用于工作岗位，在微处理器设计工作中取得了较好的效果。课程教学团队每年都对选修本课程的学生进行回访调查，绝大部分学生都对课程的科教融合教学模式表示认同，表示自己通过选修本课程可以学习到很多对自己今后学习和工作有用的知识。

五、结语

本文对国防科技大学计算机学院采取科教融合的方式开展“片上互连网络”课程的教学实践情况进行了描述。课程教学团队多年来坚持采用“以科研促进教学，以教学反哺科研”的方式开展课程教学，在教学团队组建、教学内容设置、教学方法创新、实践环节设计等方面进行了大量改革。通过本课程的学习，学生不但提升了在片上互连网络领域的理论水平，而且提高了在片上互连网络领域的创新能力和实践水平，取得了较好的教学效果。

参考文献

[1]JERGER N， PEH L. On-Chip Networks[M].CA： Morgan & Claypool Publishers，2009：1-6.

[2]MA S， HUANG L， LAI M，et al. Networks-on-Chip： From Implementations to Programming Paradigms[M].CA： Morgan Kaufmann Publishers， 2015：1-33.

[3]周偉，钟闻.基于BOPPPS教学模型的内涵与分析[J].大学教育，2018（1）：112-115.

[4]陈羽，陈伟，柯朝雄，等.BOPPPS教学模型在研究生课程教学中的应用初探[J].教育教学论坛，2020（13）：214-216.

[5]缪静敏，汪琼.高校翻转课堂：现状、成效与挑战——基于实践一线教师的调查[J].开放教育研究，2015，21（5）：74-82.

[6]马胜，李振涛，陆洪毅，等.《VLSI设计综合实践》课程教学实践与改革[J]. 教育教学论坛，2018（39）：136-141.

[7]WANG L，MA S，LI C， et al. A High Performance Reliable NoC Router[J]. Integration， the VLSI Journal，2017（58）：583-592.

[8]WANG L， MA S， WANG Z. A Runtime Fault-tolerant Routing Algorithm Based on Region Flooding in NoCs[J]. Microprocessors and Microsystems， 2016（45）：198-207.

[9]WANG P， NIKNAM S， MA S， et al. Surf-Bless： A Confined-interference Routing for Energy-Efficient Communication in NoCs[C]// Proceedings of the 56th Annual Design Automation Conference. Article 50，2019：1-6.

[10]ZHAO X， MA S， WANG Z， et al. CD-Xbar： A Converge-Diverge Crossbar Network for High-Performance GPUs[J]. IEEE Transactions on Computers，2019，68（9）：1283-1296.

[11]ZHAO X， MA S， LIU Y， et al. A Low-cost Conflict-free NoC for GPGPUs[C]//Proceedings of the 53rd Annual Design Automation Conference， Article 37，2016：1-6.

[12]ZHAO X， MA S， LI C， et al. A Heterogeneous Low-cost and Low-latency Ring-Chain Network for GPGPUs[C]//Proceeding of the 34th International Conference on Computer Design（ICCD），IEEE，2016：472-479.

[13]LI C， MA S， WANG L， et al. DLL： A Dynamic Latency-aware Load-balancing Strategy in 2.5D NoC Architecture[C]// Proceeding of the 34th International Conference on Computer Design（ICCD），IEEE，2016：646-653.

3182501908227