组网雷达对抗半实物仿真试验系统架构设计∗

（中国洛阳电子装备试验中心 洛阳 471003）

1 引言

组网雷达在增强战场态势感知能力和提高武器系统作战能力与战场生存能力方面具有特殊优势，通过对各组网雷达探测数据的融合处理，可得出许多单部雷达得不到的信息［1］，有效提高对目标的发现概率、跟踪精度、识别能力等。而面对组网雷达，单部干扰机已很难形成有效的干扰，干扰机也走上了协同干扰的道路，其干扰效果相较于一部宽带干扰机优越得多［2］。

半实物仿真在电子信息装备试验鉴定与评估方面具有独特优势，具有试验环境逼真可控、效费比高、可重复性好、保密性好等特点［3］，是实现雷达组网对抗仿真的一种较好的策略［4］。然而传统的雷达对抗半实物仿真试验系统主要采用模拟电路设计，采用该架构设计组网雷达对抗半实物仿真试验系统，将导致系统硬件规模急剧增大，技术难度增加，实现成本高昂，且系统可扩展性与升级能力差。本文基于软件无线电技术提出了一种新的仿真试验系统实现架构，可显著减小系统硬件规模，降低系统技术复杂度与实现成本，增强系统可扩展性与功能可重构性。

2 传统的雷达对抗半实物仿真试验系统架构分析

以单部干扰机对抗单部单脉冲体制雷达为例。传统的雷达对抗半实物仿真试验系统架构如图1所示。

其中，显示与控制分系统主要完成战情设计、仿真运行控制、试验信息显示、试验结果评估等。雷达模拟分系统主要用于模拟典型作战对手雷达，生成雷达发射信号，完成目标检测与处理等。目标回波模拟分系统、杂波模拟分系统分别模拟生成雷达目标回波信号、环境杂波信号。信号注入网络主要模拟电磁波空间传播特性、平台运动特性、天线辐射特性等对信号的影响，完成信号幅度、相位、时延与多普勒频移等调制，并模拟雷达接收通道，形成雷达和、方位差、俯仰差波束信号；时钟与本振分系统提供全系统所需的参考时钟与本振信号等。辅助设备主要完成数据录取、I/O接口适配、BIT控制等。需要说明的是，为方便直观显示，图中的目标模拟分系统仅画出了一路信号输出通道，实际系统一般为多通道设计，干扰机也仅考虑了频率引导功能，未考虑方位引导功能。

可以看出，传统的雷达对抗半实物仿真试验系统架构存在两个特点:一是信号的生成、传输、调制与处理主要在模拟域进行，系统实现中大量采用模拟电路与模拟器件；二是需针对每一路信号（干扰、目标回波、杂波）分别设计独立的信号注入网络，以模拟到达雷达接收机各通道的信号，所有信号经模拟域调制并合成后，最后再采样处理。存在一定的局限性:

1）大量采用模拟器件，导致系统结构复杂、规模庞大，实现成本高、难度大，不利于开展大规模的体系对抗试验；

2）系统结构相对固定，功能相对单一，可扩展性差，不利于后续能力扩展与升级；

3）器件性能易受环境条件的影响，系统工作稳定性与可靠性不佳；

4）系统标校工作量大，使用维护成本高。

对于组网雷达协同干扰仿真，必须确保每一部组网雷达的发射信号能够馈入所有干扰机的侦察接收机通道，同时每一部干扰机的干扰信号也能馈入所有模拟雷达的接收机通道。如果仍采用传统的半实物仿真试验系统实现架构，将导致系统通道数量成倍增加，造成系统硬件规模庞大，实现成本剧增，技术实现难度显著增大。

图1 传统的雷达对抗半实物仿真试验系统架构示意图

3 组网雷达对抗半实物仿真试验系统架构设计

3.1 系统组成架构

以N部组网干扰机对抗M部组网雷达为例，组网雷达对抗半实物仿真系统基本组成架构如图2所示。

系统主要由仿真主控分系统、对抗仿真分系统（M个）、组网融合中心及辅助设备等组成。其中，仿真主控分系统主要完成战情设计、仿真运行控制、态势显示、时钟同步、网络管理、试验结果评估等。M个对抗仿真分系统功能完全相同，每个分系统具备组网模式与独立模式两种工作模式，既可组网协同工作，也可独立工作。组网融合中心主要是接收M个模拟雷达上报的点迹、航迹等，完成数据融合处理及对各模拟雷达的控制。辅助设备主要完成试验数据录取、I/O接口适配、BIT控制等。各分系统之间通过以太网和反射内存网开展信息交互，反射内存网用于动态试验战情等实时性信息的交互，以太网用于初始战情、仿真运行控制命令等非实时性信息的交互。

3.2 系统实现架构

软件无线电技术的基本思想是将宽带的A/D及D/A转换器尽可能靠近射频天线，即尽可能早地将接收到的模拟信号转化为数字信号，最大程度上通过软件来实现系统的各种功能［5～6］。软件无线电强调体系结构的开放性和全面可编程性，通过软件的更新改变硬件的配置结构，实现新的功能［7］。现阶段，由于受各种关键器件，特别是受模数/数模转换器采样速率、工作带宽、器件处理速度的限制，射频端对信号进行数字化处理存在一定难度，数字中频软件无线电成为理想软件无线电的一种经济、适用的折中方案［8］。

为此，在系统设计中引入软件无线电技术，采用“先射频采样，后数字域合成”设计理念。其核心思想是尽可能早地对干扰信号进行下变频与A/D采样，重点立足在数字域对采样后的信号进行调制与处理，最后通过数字域信号合成获得所需的信号形式。以单个独立的雷达对抗半实物仿真分系统为例，其典型实现架构如图3所示。

可以看出，采用新的技术架构后，对干扰信号的调制与处理、干扰激励信号的生成与调制、目标回波与杂波信号的生成以及信号的最终合成等主要在数字域进行，模拟域的传输链路很短，主要是完成信号的频谱搬移。相对于传统的仿真系统实现架构，新架构具有以下优点。

1）系统结构简单，硬件规模小，实现成本低，有利于开展大规模的体系对抗试验；

图2 组网雷达对抗半实物仿真试验系统基本组成架构示意图

图3 组网雷达对抗半实物仿真试验系统典型实现架构示意图

2）系统功能易于扩展，不需要改变系统硬件电路，只需通过灵活加载不同的处理算法，即可实现不同的系统功能，便于系统能力扩展与升级；

3）系统工作频段可扩展性好，通过更换变频模块、本振模块可方便实现系统工作频段的拓展；

4）系统通道可扩充性好，在系统运算能力允许的前提下，只需增加少量硬件电路，即可实现系统通道数量的拓展；

5）受环境条件影响小，系统工作稳定性与可靠性较好；

6）系统标校工作量小，使用维护成本低。

软件无线电的硬件体系结构按照物理介质可以划分三种:基于通用处理器GPP的体系结构、基于DSP的体系结构和基于FPGA的体系结构。基于DSP和FPGA设计的系统通用性、灵活性较好，开发调试比较容易，性能较好［9］。但对系统开发人员要求较高，需要系统开发人员熟练掌握FPGA和DSP开发专业知识与专业技能，不便于用户二次开发与系统能力升级。随着GPU（Graphic Processing Unit，图形处理器）通用运算能力、并行处理能力与可编程能力的不断提升，基于CPU+GPU的协同处理架构通过将CPU和GPU两种不同架构的处理器结合在一起，组成硬件上的协同并行模式，同时在应用编程上实现GPU与CPU协同配合的协同并行计算（CPC），使其成为了最优秀的超级计算平台之一，CPU主要负责逻辑运算与事务处理，GPU负责并行化程度较高的数据运算［10］。因此，本系统考虑采用基于GPP的体系结构，利用CPU+GPU异构计算平台承担部分仿真模型运算与信号处理工作，充分发挥CPU+GPU的协同并行运算处理优势［11］。硬件平台采用高性能服务器，操作系统采用实时Linux系统。其优点主要表现在:

1）可基于Visual C++、QT等常用应用程序开发工具进行应用软件开发，开发难度小，开发周期短；

2）软件可实现跨平台移植，便于后期维护、升级与扩展；

3）可方便实现多任务并行，具有极高的吞吐量，适于计算密集型系统开发。如雷达目标回波信号与杂波信号的并行模拟；多路径效应与天线方向图的并行计算等；

4）GPU功耗低、性价比高［12］。

3.3 系统关键技术

采用新架构后，大大降低了系统的硬件规模与实现难度，提高了系统可重构与可扩充能力，增强了系统的可靠性与灵活性，但同时也对系统的多通道时间同步控制能力、幅相一致性控制能力以及高速信号采集传输能力等提出了较高的要求。

1）多通道高精度时间同步技术

由于系统采用先对多路干扰信号分别进行独立采样与数字域调制后，再进行多路干扰信号、目标回波信号、杂波信号的合成。因此，多路干扰机信号采样通道之间必须保持严格的时间同步。干扰激励信号输出通道亦如此。具体可从三方面解决:一是采用高精度高稳定时钟源；二是确保多块采集卡采用同一个高精度时钟源，并调节时钟源至各采集板卡的传输线长度，确保各采集卡时钟同步；三是对各采样通道的采样起始触发脉冲进行精确调整，确保严格同步起始。另外，对干扰激励信号输出通道，还可进一步从数字域对各路信号的输出时延进行精确校正。

2）多通道幅相一致性控制技术

对于雷达来说，其接收到的多部干扰机的干扰信号分别通过不同的射频通道进行采样后再进行合成，那么通道之间的幅相一致性差异将直接影响着信号合成的效果和最终的试验结果。因此，必须对各通道的幅相一致性进行精确校准与控制。多路干扰激励信号输出通道亦如此。校准工作可以在数字域实施。具体方法:试验前，利用高精度仪表或测量电路对各通道的幅相特性进行精确测量与标定，形成通道幅相特性校正表格存储于本地；试验中，通过实时查询表格获取各通道幅相特性校正数据，基于数字域对采样得到的基带数字干扰信号（或干扰激励信号）进行相应的幅度、相位校正与补偿。理论上，基于数字域的幅相校正可以做到很高的精度，校正误差主要取决于通道幅相测量设备的测量精度。

3）高速信号采集传输技术

为确保干扰信号采样不失真、大动态和高采样分辨率，要求ADC具有较高的采样率和有效位数，导致采样数据量较大，尤其当干扰信号带宽较大时，这对系统的采样数据传输、存储与实时处理能力提出了较高的要求。需要综合利用高速A/D采样技术、光纤传输技术、高速总线技术、并行计算技术等多种手段，并合理设计系统中频，实现信号的高速高精度采集与处理。

4 结语

新架构设计显著降低了组网雷达对抗半实物仿真试验系统的硬件规模，提高了系统的可重构能力和可扩展能力，增强了系统的可靠性与灵活性，降低了系统实现成本。加以推广，该架构可用于构建大规模的体系对抗仿真试验系统，开展基于复杂场景设计的体系对抗仿真试验。未来，随着射频直接采样技术的成熟与应用，该架构硬件规模将进一步得到缩减，可重构与可扩展能力进一步得到提升，实现真正意义上的通用化、软件化仿真系统架构。