一种射频放大器上电时序及偏置点控制方法

何 强，杨青慧，张怀武

(电子科技大学 电子薄膜与集成器件国家重点实验室，四川 成都 610054)

伴随着电子信息技术的飞速发展，各种集成芯片及电子元器件在不同领域和工作环境中得到了广泛的应用。微波射频领域各种技术也是日新月异，第5代移动通讯网络的快速发展更是有力推动了微波射频领域技术的迭代更新[1-2]。射频放大器是微波射频系统的重要组成部分，其性能会严重影响整个系统的性能[3-4]。射频功率放大器的效率、线性等主要性能指标受偏置电路的影响较大，射频功率放大器在特定偏置条件下可提供最佳性能，如果偏置电路设计不合适，不但会使输出功率下降，还会影响三阶交调，导致器件性能大幅下降甚至失效[5-6]。除此之外，大多数射频放大器需要使用多个电源，这些电源的时序需要加以适当控制才能使器件安全可靠的工作[7]。

1 系统设计

在射频放大器的实际应用中，上电时序精确控制和偏置点电流设置是一个难点[8]。传统的时序控制方法采用阻容延时，该方法无法获得精确延时且不易实现较大延时。偏置点控制常采用电阻分压的方法，但由于偏置电压与偏置电流之间的关系并非固定，而是受器件工艺、环境温度等因素影响[9-10]，若要达到器件要求，需要较多人力去调试。本文提出了如图1所示的控制射频放大器上电时序及偏置点的设计方案，它能根据需求对射频放大器的上电时序进行控制，并精确调节偏置电压，从而使偏置电流达到器件要求。

该设计主要由单片机模块、射频模块、电源模块和电流采样模块构成。单片机模块通过IO口控制电源，按照时序要求给射频模块依次延时上电。上电完成后单片机根据ADC采样得到射频模块偏置电流信息来调节DAC输出。DAC输出电压通过调理模块，控制射频模块的栅极电压，以此调节偏置电流。

图1 系统设计框图Figure 1. System design block diagram

2 硬件设计

2.1 射频模块

HMC637是一款采用共源共栅拓扑结构且基于耗尽型pHEMT技术的射频功率放大器[11]。芯片采用多电源供电，分别是漏极电压Vdd、第一个栅极电压Vgg1和第二个栅极电压Vgg2。电源时序控制对器件安全有着重要影响。不遵守正确的电源时序会损坏片内保护电路并产生长期损害，影响芯片稳定性，甚至导致芯片立即失效。芯片手册给出了偏置序列需求，具体的上电流程如下：(1)将Vgg1设置为-2 V；(2)将Vdd设置为12 V；(3)将Vgg2设置为5 V；(4)调节Vgg1以实现400 mA的典型静态电流(Idd)。

图2是HMC637的电路图。该芯片的Vgg1只能在-2～0 V范围内调节，否则会损害芯片。静态漏极电流Idd是指电感L3上经过的电流，当其处于400 mA时，可按给定指标正常工作。

图2 HMC637电路图Figure 2. HMC637 circuit diagram

2.2 单片机模块

单片机模块的主要功能是通过程序控制电源的上电时序，调用ADC获得偏置电流信息并调用DAC调节栅极电压。单片机芯片选用意法半导体推出的STM32F302K8(UFQFN32，32引脚QFN封装)，单片机的基本性能如下：(1)带有FPU和DSP指令集的ARM® Cortex®-M4核心处理器；(2)芯片内部带有64 kB的闪存，能够满足内建数据库的需要，无需其他外部存储芯片，减少单片机外围电路；(3)提供一个12位的ADC和一个12位的DAC；(4)共有24个I/O，支持I2C×3、SPI ×3、USART×2等外部接口，用于功能扩展；(5)具有高精度和高稳定性的内部时钟。

这款芯片自带内部时钟且提供ADC、DAC和丰富IO资源，仅需供电即可使用，减小了电路复杂度[12]。

2.3 采样模块

采样模块的主要功能是采集射频放大器的偏置电流Idd信息，并将该信息反馈给单片机。本文采用了如图3所示的设计方案作为采样模块。在HMC637漏极电压Vdd的路径上串联一个0.03 Ω的采样电阻Rs，将电流信息转换为采样电阻上的电压信息。该电压经过INA210A放大器放大200倍后与ADC接口相接。其中，INA210是电压输出、高侧或者低侧测量，双向零漂移系列电流分流监控器，常用于精密电流测量和闭环反馈电路[13]。ADC为STM32F302K8内部集成，精度位数为12位，可精确到0.8 mV。

图3 采样模块Figure 3. Sample module

当偏置电流达到目标值400 mA时，ADC采样到的电压应为

VADC=Idd×Rs×N

=0.4×0.03×200

=2.4 V

(1)

其中，N为INA210的放大倍数。

2.4 调理模块

本文采用DAC实现对射频放大器的Vgg1电压进行调节。其中DAC为STM32F302K8内部集成，精度位数为12位，输出电压可精确到0.8 mV。由于Vgg1的输入范围为-2～0 V，在DAC与Vgg1之间需要加入信号调理电路[14]，整个电路如图4所示。

图4 调理模块Figure 4. Conditioning module

图4是一个由运算放大器AD8638搭建成的比例运算电路，Vgg1电压可由式(2)计算得出。

(2)

DAC的输出电平范围为0～3.3 V，通过式(2)可计算出调节模块输出电平范围为-2～0 V，满足射频放大器HMC637中Vgg1的电平要求。

2.5 电源模块

系统采用13 V和-6 V供电，为了使器件正常工作需要电源模块进行电压转换。本文采用LDO芯片LT1963A将13 V电压转换为6 V，再由LM1117转化为3.3 V给单片机供电。对于射频放大器HMC637所需电源，如图5和图6所示，分别采用LT1963A将13 V电压转化为12 V供给HMC637的Vdd端口，采用LDO芯片LP38693将6 V电压转化为5 V供给Vgg2端口。单片机通过三极管开关控制LDO芯片的使能端，达到时序控制目的。

图5 射频5 V电源Figure 5. RF 5 V power supply

图6 射频12 V电源Figure 6. RF 12 V power supply

3 软件设计

软件流程如图7所示。

图7 软件流程图Figure 7. Diagram of software flow

系统复位后，单片机对用到的外设与端口进行初始化。通过调节DAC输出3.3 V，该电压经过比例运算放大器后变为-2 V，加到射频放大器HMC637的Vgg1管脚。将程序延时采用到-2 V、12 V和5 V的上电过程中，保证电源上电之间有足够的时间余量。通过ADC将采样模块传回的偏置电流Idd信息反馈给单片机，以此判断DAC调节是否完成[16]。

3.1 延时设计

延时函数采用了SysTick定时器实现。SysTick是一个24位的倒计数定时器，当计数到0时，将从RELOAD寄存器中自动重新装载定时初值，开始新一轮计数。只有把SysTick控制及状态寄存器中的使能位清除，定时器才会停止。这种方式既不占用中断，也不占用系统定时器，并且可以将延时误差降到3%。相应的SysTick延时初始化及调用函数如下：

voiddelay_init(u8 SYSCLK)

{

SysTick->CTRL|= 1<<2;

//SYSTICK使用内部时钟源

fac_us=SYSCLK/8;

fac_ms=(u16)fac_us*1000;

}

voiddelay_ms(u16 time)

{

u32 temp;

SysTick->LOAD=(u32)time*fac_ms;

//时间加载

SysTick->VAL =0x00; //清空计数器

SysTick->CTRL=0x01 ; //开始倒数

do

{

temp=SysTick->CTRL;

}while((temp&0x01)&&!(temp&(1<<16)));

//等待时间到达

SysTick->CTRL=0x00; //关闭计数器

SysTick->VAL =0X00; //清空计数器

}

3.2 ADC滤波

为了减小测量噪声和其他扰动信号的影响，需要对ADC采样值进行滤波。因为偏置电流与偏置电压有一定的对应关系，且ADC在采样时，偏置电压保持不变，ADC采样值处理要求的实时性较低，所以本文采用均值滤波来处理ADC采样值，即采集10次数据取其平均值作为有效值处理。具体C语言函数如下：

int filter(void)

{

int sum = 0;

u8i;

for(i = 0; i < 10; i++)

sum +=ADC_Value[i];

return sum/10;

}

4 实验结果与分析

软硬件系统搭建完成后，通过万用表、示波器等设备进行测试。

测试环境搭建：

(1)连接上位机PC和单片机的串口；

(2)连接电源与电路模块，对电路模块供电；

(3)连接万用表与采样模块输出VADC；

(4)连接示波器通道一与HMC637的第一个栅极电压Vgg1，连接示波器通道二与HMC637的漏极电压Vdd，连接示波器通道三与HMC637的第二个栅极电压Vgg2。

完成测试环境搭建后，测试步骤为：

(1)设置示波器为单次触发，调节万用表到电压档；

(2)打开上位机程序；

(3)系统上电，同时记录示波器上电时序数据，记录上位机接收串口数据，记录万用表数据。

上电时序测试的结果如图8所示，包括HMC637的第一个栅极电压Vgg1，漏极电压Vdd以及第二个栅极电压Vgg2。

由图8可知，HMC637的Vgg1、Vdd、Vgg2先后完成-2 V、12 V、5 V上电。Vgg1在上完电之后被调节到-0.91 V。上电时间间隔为6 ms，上电完成至Vgg1开始调节的时间间隔为2 ms，均与程序设定一致。通过万用表，可以测量采样模块输出VADC的最终值为2.398 V，与式(1)所计算结果相差0.002 V，在实验误差的允许范围内。测试结果完全符合HMC637的上电时序要求。

图8 上电时序测试图Figure 8. Power on sequence test

为验证该方案能自适应调节，分别对两只HMC637芯片做了测试。在测试中，单片机的串口向上位机输出ADC的采集数据，通过式(1)可推算偏置电流。以Vgg1开始调节时0时刻，可得图9。

图9 两只芯片偏置电流随时间变化图Figure 9. Bias current variation with time of two chips

通过图9可以看到，两只芯片的偏置电流变化曲线并未重合，通过万用表得知两个芯片最终第一栅极电压Vgg1分别为-0.91 V和-0.96 V，这是芯片器件工艺等因素所导致的。但程序自适应调节，使两只芯片的Idd均达到了目标值400 mA。

因此，即使器件工艺导致的栅极电压与偏置电流关系曲线不同，该方案仍然可以自适应调节Vgg1使偏置电流目标值。

5 结束语

本文提出了一种基于STM32F302K8的射频放大器HMC637上电时序及偏置点控制方法。在程序控制下，实现了对射频放大器电源进行精确延时上电，并准确地调节偏置电压以控制偏置电流达到目标值。该设计方案不受器件工艺等因素影响，可以自适应调节栅极电压以使得射频放大器满足偏置要求。同时，该方案在多通道射频系统中对多个射频功率放大器控制有着良好的应用。