全球首款多阵列忆阻器存算一体系统问世

随着摩尔定律趋近极限，通过集成电路工艺微缩的方式获得算力提升越来越难。而计算与存储在不同电路单元中完成，需要进行大量数据搬运，使功耗增加，并产生额外延迟。如何提高算力，突破技术瓶颈？清华大学微电子所和未来芯片技术高精尖创新中心研发出一款基于多个忆阻器阵列的存算一体系统，在处理卷积神经网络时的能效比图形处理器芯片高两个数量级，大幅提升计算设备的算力，且功耗为传统芯片的1%。

研究人员通过优化材料和器件结构，成功制备出高性能忆阻器阵列。为解决器件非理想特性造成的系统识别准确率下降问题，提出一种新型混合训练算法，仅需使用较少的图像样本训练神经网络，并通过微调最后一层网络的部分权重，便使存算一体架构在手写数字集上的识别准确率达到96.19%，与软件的识别准确率相当。

与此同时，研究人员提出空间并行机制，将相同卷积核编程至多组忆阻器阵列中。各组忆阻器阵列可并行处理不同的卷积输入块，提高并行度来加速卷积计算。在此基础上，研究人员搭建了由全硬件构成的完整存算一体系统，在这一系统中集成了多个忆阻器阵列，并在这一系统中高效运行了卷积神经网络算法，成功验证了图像识别功能，证明存算一体架构全硬件实现的可行性。

清华大学未来芯片技术高精尖创新中心吴华强教授认为，基于忆阻器的新型存算一体架构可以打破算力瓶颈，满足人工智能等复杂任务对计算硬件的高需求。