双通道跳频通信系统同步捕获方法

孙慧贤，张玉华，唐友喜，全厚德

(1.陆军工程大学电子与光学工程系，河北 石家庄 050003；2.电子科技大学通信抗干扰国家级重点实验室,四川 成都 611731)

0 引言

跳频通信以其较强的抗干扰能力、抗截获能力和保密性能，在现代电子战争中具有独特的优势，己成为通信抗干扰技术中应用最广泛、最有成效的技术之一[1-2]。跳频同步技术是跳频通信系统中最为关键和核心的技术，同步建立的快慢和同步系统的可靠性，直接影响系统的性能。为了进一步提高跳频通信抗干扰能力，近年来已有多种双通道或多通道接收的跳频通信方法被提出[3-9]。现有的多通道跳频通信系统大多采用单通道串行捕获或多通道并行捕获方法。文献[6]中采用单通道匹配滤波方法进行跳频同步，系统结构复杂度低，但是信号的平均捕获时间增加。文献[7]采用多支路并行同步捕获方式进行跳频同步，缩短了同步时间，提高了检测概率，但是增加了系统的复杂度。

针对传统跳频通信接收机单通道串行接收捕获时间长，多通道并行接收系统复杂度高的问题，本文设计了一种基于同步字头法的双通道跳频通信同步捕获方法，将同步字头法与并行捕获相结合，在两个接收通道上进行并行捕获，缩短同步时间，提高同步的隐蔽性和抗干扰能力。

1 双通道跳频通信系统结构

双通道跳频通信系统整体基于软件无线电平台进行设计与实现，其收发信机整体结构如图1所示。发射机由信源接口单元、数字处理单元、数模转换器(DAC)、射频单元构成。接收机主要由信宿接口单元、数字处理单元和2个接收通道组成，每个接收通道由1个模数转换器(ADC)和1个射频单元构成。

其中，发射机从信源接口单元获得待发送数据，送至数字处理单元，进行CRC编码、信道编码、交织、调制、组帧、上变频等处理，同时信号处理单元完成跳频频表单元产生频率控制字，由发射机频率合成单元生成载波频率，与经过ADC转换的已调待发送信号进行混频，进而通过射频发射通道上的滤波、放大等处理后送至天线。

图1 双通道跳频通信系统结构框图Fig.1 Dual channel frequency hopping communication system structure

接收机的射频接收通道1和射频接收通道2同时从天线上获取接收信号，分别与频率合成1、频率合成2进行混频，然后分别经过ADC1、ADC2后送至数字处理单元，数字处理单元将2路接收信号进行下变频、频偏纠正、定时/抽样、解调后进行综合判决，将解调后的信号进行信道译码、CRC校验等处理，最后送至信宿接口单元，其中，跳频同步控制单元负责跳频同步过程的控制，与接收信号混频的本振信号受控于本地跳频频表单元生成的频率控制字。

2 双通道接收的跳频同步捕获方法

2.1 总体方案

同步字头法中，发送端根据本地时钟计算出同步频率，在该频率上发送同步信息，接收端用同样的方法计算同步频率进行慢搜索，捕获发送端的同步信息并利用该信息实现跳频同步。

基于双通道接收的同步字法中，发射端发出调制有TOD信息的同步信号，接收端在两个独立的接收通道上，同时对同步信息进行捕获，之后再进行解调获得发射端的TOD信息，然后对本地的时钟进行修正，进而实现跳频系统的同步。基于双通道接收的跳频同步捕获原理图如图2所示。

传统同步字头法中，同步频率是固定的，为了提高同步头的抗侦察性，在本文所述的方法中，将同步字头法和TOD信息相结合，使同步频率随着TOD的改变而改变。

从图2中可以看出，在发射端，发射机时钟信息的低位部分(TODL)作为待发送TOD信息，经过编码、调制后，与由发射机时钟信息高位部分(TODH)作为控制信息确定的相关码进行组帧，经过上变频、DAC转换后，送入混频器进行混频，最后经过射频发射通道后，由发射天线发射出去。跳频同步的频率由TOD控制信息确定，经过同步发射频率计算单元生成频率控制字，跳频同步频率合成单元生成跳变载波信号。

图2 双通道跳频通信系统同步捕获总体方案Fig.2 Synchronization scheme of dual channel hopping communication system

接收端主要由2个同步信息获取通道，1个同步频率合成通道和同步捕获判决单元构成。每个同步信息获取通道由射频接收通道、混频器、ADC与下变频处理单元、解调单元、解码单元、TODL信息获取单元、相关码滑动相关检测单元、检测值判决单元、TODH信息获取单元构成。其中，相关码滑动相关检测单元和检测值判决单元用于检测同步帧中的相关码，进而确定TODH信息。解调单元和解码单元用于提取同步帧中的TODL信息。

在同步频率合成通道中，利用同步信息获取通道获取的TODL信息和TODH信息对接收机时钟进行修正，然后基于TOD控制信息计算同步发射频率，两个同步信息获取通道的跳频同步频率合理分配。

同步捕获判决单元通过对接收机时钟修正值大小判决，输出同步捕获指示。

2.2 同步字头信息设计

2.2.1 同步字头信息定义与作用

跳频同步中的同步字头信息就是跳频图案实时时钟信息。实时时钟信息包括年、月、日、时、分、秒、毫秒、微秒等。通过读取本地时钟可以获得本端TOD信息，其精度亦由本地时钟决定，可精确到毫秒甚至微秒级。在基于TOD的同步字头法中，TOD信息与跳频序列的计算密切相关，在整个通信过程中起着至关重要的作用。

在基于TOD的同步字头法中，同步频率与通信频率(用于传送除同步信息以外的数据信息的频率)均由TOD、原始密钥、网号经过非线性运算而决定。为了保证当收发双方时钟存在一定差异的情况下，仍可实现同步，将TOD信息中的高位信息提取出来作为TOD高段(TODH)，比如分钟及其高位信息，系统根据TODH而不是全部的TOD信息来计算同步频率，由此可保证，当收发双方时钟存在一定差异的情况下仍存在相同的同步频率。为了提高同步的可靠性，通常采用多个频率作为一组同步频率。在跳频通信过程中，同步频率随着TOD不断变化，每隔一定时间自动更换其中一个，这样有利于增强同步的抗侦察和抗干扰能力。经过一段时间后，多个同步频率就全部更换一遍。当然，不能一次同时更换所有的同步频率，必须一个一个地更换，否则，会因为接收机与发射机之间存在的时间误差使得接收机产生的多个同步频率与发射机产生的多个同步频率没有一个是相同的，从而无法实现同步。一个一个地更换同步频率，可确保接收机和发射机在同步的最大时差范围内，接收机产生的同步频率与发射机产生的同步频率大部分相同，从而确保接收机能够接收到初始同步信息。

2.2.2 TOD信息格式

本方案中完整TOD同步字头包括高位TODH和低位TODL信息。TODH由年、月、日、时、分等信息构成，其中年用7位二进制数表示、月用4位表示、日用5位表示、时用5位表示、分用6位表示，TODH共27位。TODL由秒、毫秒、微秒组成，其中，秒用6位表示、毫秒用10位表示、微秒用8位表示，TODL共24位。

跳频通信过程中，要求发射端与接收端的TODH信息一致，因此，利用TODH信息计算用于同步的跳频频率。在跳频同步完成首，再利用TODL信息计算用于通信的跳频频率，增强跳频通信的抗干扰性能。

2.3 同步帧格式设计

2.3.1 同步序列设计

同步字头中除包含TOD信息外，还包含前导序列、帧同步信息和网号信息，其格式如表1所示。

表1 基于TOD的同步字头法同步序列格式Tab.1 The synchronization sequence synchronization head based on TOD format

前导序列为一组相关性比较好的相关码序列，其主要作用为完成接收端TODH的矫正，该组相关码序列在同步频率上循环发送，且与同步频率一一对应。

假设在跳频通信系统中，同步频率的个数为n，分别为f0,f1,f2,…,fn，则该组相关码中共有N个码序列，分别为C0,C1,C2,…,Cn，则其对应关系如表2所示，即在频率fi上发送相关码Ci。

表2 发送端同步频率与相关码序列对应关系Tab.2 The Correspondence between Synchronization Frequency of Sender and Related Code Sequence

帧同步序列同样为相关性比较好的码序列，标志着前导序列的结束，TODL信息的开始；TODL信息则用于对本地TODL信息的矫正，以使收发双方的TOD信息相同；网号即组网信息。由于TODL信息和网号信息的重要性，一般要先对其进行编码然后进行传输，以降低错误概率。

2.3.2 同步帧设计

本方案中的跳频同步帧按照“一跳一帧”的思想设计，同步帧的生成过程如图3所示。同步帧的生成过程具体描述如下：

1) 在每一跳中，待传送的同步信息为48 bit，其中TODL信息占24 bit，组网等信息占24 bit；

2) 选择8 bit CRC序列，CRC编码后同步帧长度为56 bit；

3) 经过1/2卷积编码后，帧长度为128 bit；

4) 采用随机交织法进行交织编码，编码后帧长度仍为128 bit；

5) 采用QPSK调制，调制后帧长度变为64 symbol；

6) 在调制后的同步数据中插入2 symbol的引导，用于位同步，再在同步数据前加上64 symbol长的相关码，同步帧长度变为130 symbol；

7) 在同步帧前加上8 symbol的功率控制字，再同步帧前后各加上11 symbol的换频时间，一帧长度为160 symbol，按跳频速率为200 hop/s计算，则符号速率为32 ksps。

图3 跳频同步帧设计与生成Fig.3 Design and generation of frequency hopping synchronized frames

2.4 捕获控制方案设计

在基于TOD信息的同步字头法中，当前跳频频率是由TOD、原始密钥等信息决定的，其中，除TOD信息外，其他信息都是双方事先约定的，唯一的不确定因素是TOD信息，因此在同步字头法中，跳频同步即为收发双方TOD的同步。

在该方法中，发送端首先在同步频率发送同步序列，接收端根据该同步序列矫正本地TOD，从而实现同步。按照跳频通信系统设计，初始同步时间不得超过0.6 s。在同步字头法中，初始同步时间即为同步头占用的时间，因此，同步头时间应小于0.6 s。

本方案中跳频速率为200 hop/s，同步频率共有8个，允许收发两端最大时间差为8 min。

在同步开始时，发送方首先读取本地系统时钟，计算出TODH，然后根据TODH-i(i=0,1,2，…，7)计算出同步频率fi。随着时间的进行，TODH每改变一次，其中的一个同步频率就会被替换掉。

本方案中我们采用双通道的接收，即接收端读取系统的时钟得TODH后，计算出两组同步频率，第一组根据TODH-j(j=0,1,2,3)计算出同步频率fj，第二组根据TODH-j(j=4,5,6,7)计算出同步频率fj，接收端在这两组同步频率上同时进行慢扫描，扫描速率是发射端跳频速率的1/9，当接收端在同步频率fj上检测到相关码序列Ck时，系统则根据两者索引的差值调整本地TODH，即：

TODH′R=TODHR+k-j

(1)

式(1)中，TODH′R为接收端调整之后的TODH，TODHR为调整之前的TODH。

例如，若某一时刻时发射端TODH为40，则此时发射端的TODH和频率计算实例如表3所示。

表3 发射端TODH及频率计算实例Tab.3 The transmitter TODH and frequency calculation example

假设接收端此时刻的TODH=44，则此时接收端的TODH和计算的频率计算实例如表4所示。

接收端调整TODH之后，重新计算同步频率，然后进行同步跟跳，进入同步确认阶段，即若在接下来的K跳中连续收到L个相关码，且这些相关码与接收端的跳频频率一一对应，则认为同步捕获成功，否则捕获失败，返回到扫描状态继续扫描。

表4 接收端TODH及频率计算实例Tab.4 The receiver TODH and the frequency calculation Example

捕获成功后，接收端检测帧同步序列，接收其后的TODL信息和网号，并利用接收到的TODL信息对本地TODL信息进行校正，使之与发送端相同。至此，接收端的TODH与TODL均与发送端相同，系统完成了收发双方的跳频同步。

3 跳频同步捕获仿真与性能分析

3.1 仿真与分析

采用Matlab/Simulink对跳频同步捕获链路进行仿真，仿真频率范围在30～88 MHz，跳频的速率为200 hop/s，一张频表包含256个频点，信道间隔为25 kHz。

3.1.1 仿真链路设计

1) 发射链路设计

发射端仿真链路如图4所示，发射端主要包括：时钟模块(send_clocker)、频率合成模块(FH_Pattern_send)、TOD信息发送模块(TOD_send)、数字上变频模块(DUC)、混频模块(Mix_UP)、信道模块(AWGN Channel)。下面将对其进行介绍。

本地时钟模块的主要功能是模拟产生发射机本地时钟及时间，由触发模块产生触发信号。因项目所采用的软件无线电平台数字处理单元时钟为10 MHz，因此本地时钟计数10次为1 us，us信号触发1 000次为1 ms，ms信号触发1 000次为1 s，s信号触发60次为1 min，min信号触发60次为1 h，h信号触发24次为1 day，day信号触发30次为1 month，month信号触发12次为1 year，用计算器进行相应的计数触发进位，进而产生相应的时间信息。

图4 发射端仿真链路Fig.4 Transmitter simulation link

TOD信息发送模块用于对待发送的TODL、组网等信息进行CRC编码、信道编码、交织编码、调制、上变频等处理，然后将其混频并到同步频率上发送出去。

频率合成模块的主要功能是生成发射载波所用的信号，在同步字头法中，发送端发送的信息分为两种：数据信息和同步信息。发送端在发送这两种信息时采用不同的频率。同步频率计算模块的作用为根据本地时钟的TODH信息计算产生用于发送同步信息的同步频率。在仿真中，首先读取本地的时钟并根据转换规则得到TODH信息，然后利用(TODH-i)计算出同步频率fi(i=0,1,2，…，7)，进行同步信息的捕获。数据频率计算模块的作用为根据TOD信息计算产生用于发送数据信息的频率，该模块首先根据转换的方法得到TODL信息，然后在根据计算方法计算得到用于发送数据的频率。

此外，数字上变频模块完成待发送TOD信号的48倍上变频。混频模块完成已调整TOD信号与载波频率的混频。信道模块采用高斯白噪声(AWGN)信道模型，仿真中设置信噪比为10 dB。

2) 接收链路设计

接收端的仿真链路如图5所示，该链路主要由接收端时钟模块(receiver_clocker)和两个同步捕获通道组成。两个同步捕获通道并行接收，进行同步捕获。每一路同步捕获通道由同步频率合成模块(syn_FH_Pattern_0、syn_FH_Pattern_1)、数据频率合成模块(data_FH_Pattern_0、data_FH_Pattern_1)、混频模块(Mix_Down_0、Mix_Down_1)、数字下变频模块(DDC_0、DDC_1)、TODH获得模块(get_TODH_0、get_TODH_1)、解调器模块(demod_0、demod_1)、TODL获得模块(get_TODL_0、get_TODL_1)、同步捕获标志模块(syn_flag_0、syn_flag_1)。下面将对其中部分的模块进行介绍。

同步频率合成模块在仿真刚开始的时候根据接收端时钟转换的TODH计算出同步频率对发射端的同步信息进行同步捕获，之后根据后面模块对接收端时间的修正在进行计算接收端的同步频率，直到最后实现与发射端的同步为止。

图5 接收端的仿真链路Fig.5 Receiver simulation link

数据频率合成模块用于计算数据频率，当实现同步捕获后，接收端就会切换成此频率进行发射端数据的接收，完成信息的传递。

混频模块在同步的过程中将接收端计算出来的同步频率与发射端的同步频率进行混频，然后进行低通滤波把噪声给滤除掉，保留有用的同步信息，进行之后的同步信息捕获。

TODH获得模块用于获得发射端的TODH，8路滑动相关模块用于同步帧的获得，之后进行一系列的计算得到分钟的修正值，返回到之前同步频率的计算当中去，在进行同步捕获。

TODL获得模块接收到解调模块解调的信息后，进行TODL的解算，并按照相应的方式计算出s，ms，μs的修正值，返回到之前进行数据频率的计算。

同步捕获标志模块进行同步过程是否已经完成的判断，仿真中设定，如果已同步帧的数量大于等于7，则其判断值就会跳变为1，表示已达到同步的标准，该模块的返回值还用于判断选择双通道的通道进行信息的传递，即该通道的同步捕获判断值先变为1，完成同步捕获。

3.1.2 仿真结果与分析

双通道跳频同步系统的参数设置如图6所示。当发射端的时间为2018年6月10日11点30分13秒22毫秒4微秒，接收端的时间为2018年6月10日11点33分13秒22毫秒4微秒时。仿真结果图如图7所示，此图中接收端通道1频率相当于基于TOD信息单通道跳频同步系统同步捕获时的结果，接收端通道1和接收端通道2共同构成基于TOD信息双通道跳频同步系统同步捕获时的结果。此图中接收端通道2在0.025 s时实现同步，通道1在0.045 s时实现同步，通道2比通道1率先实现同步，这也说明双通道跳频系统同步捕获方法较之单通道跳频系统同步捕获方法能够减少同步捕获的时间，上文中的理论分析在仿真中得到了印证。

图6 发射端与接收端的时钟Fig.6 Clocks at transmitter and receiver

图7 仿真结果图1Fig.7 Simulation results 1

当发射端时间为2018年6月10日11点10分13秒22毫秒4微秒，接收端时间为2018年6月10日11点15分13秒22毫秒4微秒时，仿真结果如图8所示。此图中接收端通道2在0.037 s时实现同步，接收端通道1在0.062 s时实现同步，通道2比通道1率先实现同步这也能证明理论分析的结论。

图8 仿真结果图2Fig.8 Simulation results 2

3.2 同步性能分析

跳频同步捕获性能主要反映在同步时间和同步概率两方面，下面具体分析。

3.2.1 同步时间

在跳频同步字头捕获时，各通道的同步频率分配可以有多种的方案，下面进行简单的举例分析。假设属台TODH为44，主台TODH从44到37变化。比较属台的同步频率分配的四种方案。

方案一 采用双通道进行同步捕获，属台频率分配为等间隔(间隔为2)分配，具体分配方法见表5。

方案二 采用双通道进行同步捕获，属台频率分配为等间隔(间隔为1)分配，具体分配方法见表6。

方案三 采用双通道进行同步捕获，属台频率分配为随机分配，具体分配方法见表7。

表5 双通道接收属台同步频率分配方案1Tab.5 Synchronous frequency allocation plan 1 for dual channel receiver

表6 双通道接收属台同步频率分配方案2Tab.6 Synchronous frequency allocation plan 1 for dual channel receiver

表7 双通道接收属台同步频率分配方案3Tab.7 Synchronous frequency allocation plan 3 for dual channel receiver

方案四 采用单通道进行同步捕获，属台频率分配为等间隔(间隔为1)分配，具体分配方法见表8。

表8 单通道接收属台同步频率Tab.8 Synchronous frequency allocation plan for single channel receiver

在理想条件下，不考虑信道干扰，计算不同方案下各种情况的同步所需跳数如表9所示。

表9 不同方案下各种情况同步所需跳数Tab.9 Hops required for synchronization in different scenarios

各种情况的属台同步时跳的次数的期望值如下：

E1=((1+1+2+2+3+3+4+4)×9)/8=22.5

E2=((1+2+3+4+1+2+3+4)×9)/8=22.5

E3=((1+2+1+2+3+3+4+4)×9)/8=22.5

E4=((1+2+3+4+5+6+7+8)×9)/8=40.5

按照跳频速率为200 hop/s计算，在采用双通道接收时，方案一、方案二、方案三的同步时间统计平均值均为112.5 ms，采用单通道接收的方案四同步时间统计平均值均为202.5 ms。

由以上分析可知，双通道同步字头捕获方案比单通道同步捕获方案能够缩短大概一半的同步时间，且双通道同步字头捕获各通道的同步频率分配对同步的时间没有影响。本文中采用方案二的双通道同步捕获方案。

3.2.2 捕获概率

1) 相关码检测概率计算

相关码用于完成接收端TODH的纠正，又称前导序列。该组相关码序列在同步频率上循环发送，且与同步频率一一对应。相关码由Walsh码与伪随机序列异或构成。

假设相关码的长度为M，相关码的检测门限设为m，只要M个比特中传输正确的比特数等于或者大于m个，接收方就可以正确检测到相关码。设传输信道的误比特率为Pb，则相关码的正确检测概率Pt为:

(2)

本方案中相关码长度M=64,m=56,信道的误比特率为Pb=0.1，将其代入式(2)，计算可得相关码的正确检测概率Pt=0.813 4=81.34%。

2) 捕获概率计算

发送端在发送同步信息时，接收端能够捕获到同步信息并与发送端建立起同步的概率称为捕获概率。

假设初始同步信息帧中的相关序列有N1跳，同步头频率有N2个，即同步头频率循环一次需要N2跳。因为捕获到相关码以后，还需要进行同步确认，至少需要N2跳，则可用来捕获的相关序列只有N1-N2跳。每跳捕获到相关码的概率相等，则在这N1-N2跳中捕获到相关码的概率Ps为：

(3)

捕获到相关码以后，需要进行同步确认，同步确认采用大数判决方式进行，假设同步确认的跳数为K，如果有超过K/2的跳数捕获到相关码，则认为同步成功，同步确认成功的概率Pc为：

(4)

由概率的独立性可知，得到捕获概率为Pd=Ps×Pc。

由式(3)得在相关码的正确检测概率Pt一定时，用于相关捕获的跳越多，捕获到相关码的概率Ps就越大。由式(4)得相关码的正确检测概率Pt一定时，同步确认的跳数为K越小，同步确认成功的概率Pc就越大，但此时出现错判的概率较大；同步确认的跳数为K越大，同步确认成功的概率Pc就越小，但此时出现错判的概率较小，所以应该合理的设置K的值。

本方案中N1=72，N2=8，可用来捕获的相关序列有64跳，根据上文计算出来的相关码正确检测概率Pt=81.34%，将其代入式(3)，计算可得，捕获到相关码概率Ps=1。

本方案中K=8，将K、Pt，代入式(4)，计算可得，同步确认成功的概率Pc=0.992 3=99.23%。

由Pd=Ps×Pc式，可计算出Pd=99.23%。即捕获概率为99.23%，符合规定的要求。

4 结论

本文提出了一种双通道跳频通信系统同步捕获方法。该方法将同步字头法与并行捕获相结合，利用同步过程中的载波频率与被调制时间信息共同确定频率跳变时间，在两个接收通道上进行并行捕获，缩短同步时间，提高同步的隐蔽性和抗干扰能力。仿真结果表明，相比单通道捕获，所提出的双通道同步捕获方法在捕获概率基本不变的情况下，初始同步时间缩短为原来的1/2，且有效利用了接收机资源，对于具有多通道的跳频通信系统同步捕获具有一定参考价值。