基于AD9680的高速多通道采样板设计

李芾

摘要：本文设计了一种基于AD9680的高速多通道采样板，通过AD采集雷达信号，将雷达信号通过FPGA存储在DDR3中，FPGA可以调用DDR3中数据进行数据处理，同时采样数据及处理完成数据可以通过光纤接口导出到外部存储设备。AD9680采样速率可高达1GHz，支持高达2GHz的中频信号采样，可以满足大多数采样需求。

关键词：AD9680;JESD204B;FPGA

中图分类号：TP274.2 文献标识码：A 文章编号：1007-9416（2019）03-0178-02

0 引言

AD9680是ADI公司出品的一款14bits双通道模数转换器，采样率1GSPS，支持高达2GHz带宽的模拟中频信号采样。AD9680使用JESD204B接口协议，通道数据速率高达12.5Gbps。JESD204B接口协议减少引脚数量，进而减少封装尺寸，降低布局布线复杂度，另一方面，ADC引脚数量大幅度降低，相应FPGA的引脚数量也将锐减，进而降低电路板设计的难度和成本。

1 系统组成及功能描述

该采样板以1片Ku系列的FPGA为处理核心，外挂2组DDR3进行数据缓存。3片高速AD9680，实现6通道信号采样。在系统中，FPGA控制时钟芯片HMC7043产生SYSREF信号，发送到各个AD芯片，控制多片AD芯片同步。在系统内部，AD芯片接收微波组件发送的模拟信号，完成模数转换，并在芯片内部完成可配置数字下变频后通过JESD204B传输到FPGA，在FPGA内部完成数据处理。处理完成数据通过光纤传输到外部存储设备及通过底板GTX接口发出，同时作为备用方案，采样原始数据可以通过光纤导出。系统框图如图1所示。

2 核心因素

2.1 AD9680的多通道同步

为满足AD9680的多通道同步性能，首先要保证进入AD芯片各个通道的系统采样时钟同源且满足相位一致的要求，其次系统采样时钟与SYSREF信号需要满足AD9680的建立时间和保持时间。

采样时钟通过时钟管理芯片（HMC7043），通过不同的路径到分发到各AD芯片管脚上。在PCB布局布线时，保证各采样时钟走线严格等长、等间距;同时，采样时钟所在的信号层应放置于多层板的中间层;最后，AD9680芯片所在PCB的区域应远离电源管理芯片，保证模拟信号和数字信号的隔离度，同时各AD9680芯片之间也需要一定的隔离度，防止相互之间的信号串扰。

SYSREF信号可配置为单次脉冲、多次脉冲、连续脉冲形式，应同采样时钟一样，保证各SYSREF信号走线严格等长、等间距;其次，SYSREF信号到达各AD9680芯片时，应与采样时钟保证一定的相位关系。

软件设计方面，可以通过配置时钟管理芯片寄存器，调节采样时钟和SYSREF信号之间的相位延迟，以达到满足通道间的相位一致性。调节JESD204B IP核内LMFC接收弹性buffer，以及channel bonding功能，可以调节多通道之间的同步性能[1]。

2.2 時钟管理设计

对于普通GTH模块，本文设计使用ADCLK846提供参考时钟。ADCLK846是ADI公司的一款低抖动、低功耗时钟管理芯片，芯片可输出6路LVDS差分对供GTH模块使用。

配合AD9680芯片，本文设计使用专用JESD204B接口时钟分发器HMC7043。HMC7043的时钟偏斜为15ps，完全满足采样时钟和SYSREF信号的相位一致性。同时可以通过参数配置SYSREF信号的时钟频率，以适应不同接口速率，或者JESD204B协议中不同的L、M、F、S值。通过改变配置寄存器参数，还可调节采样时钟和SYSREF信号之间的相位延迟，进一步满足JESD204B协议的时序要求[2]。

2.3 电源设计

对于数字电路部分，本文设计使用LTM4650和LTM4644供电，通过各个芯片间的PGOOD和RUN管脚配合，实现FPGA的顺序上电功能。

模拟电路电源对噪声比较敏感，本文使用噪声更小的LDO供电。低噪的LDO，加上外围LC滤波，提供性能更好的电源特性，以满足模拟电路对低噪的需求。

3 结语

本文章以AD9680加FPGA为核心器件，设计了一款多通道高速采样板。满足系统大带宽、高采样率的采样需求，同时支持多通道间数据同步。采样后，满足对数据的处理要求，以及具有数据分发传输功能。该采样板在某雷达中得到了验证，满足系统设计需求。

参考文献

[1] Raffaele Giordano， Vincenzo Izzo. A JESD204B-compliant Architecture for Remote and Deterministic-Latency Operation.IEEE TRANSACTIONS ON NUCLEAR SCIENCE.VOL.64，NO6，JUNE 2017：1225-1231.

[2] Jonathan Harris.了解JESD204B规范的各层—从高速ADC的角度出发[J].中国电子商情，2016（06）：39-43.

Design of High Speed Multi-Channel Sampling Board Based on AD9680

LI Fu

（CETC20， Xi'an Shaanxi  710068）

Abstract：In this paper， a high-speed multi-channel sampling board based on AD9680 is designed. Radar signals are collected by AD and stored in DDR3 through the FPGA. The data in DDR3 can be processed by the FPGA. At the same time， the sampled and processed data can be exported to external storage devices through the optical fiber interface.  The sampling rate of AD9680 can be as high as 1 GHz， and it supports the sampling of intermediate frequency signals up to 2 GHz， which can meet most of the sampling requirements.

Key words：AD9680;JESD204B;FPGA