刘 恒, 张易晨, 孙 晋, 刘建成
(南京信息工程大学 电子与信息工程学院, 江苏 南京 210044)
实验课是高等教育体系中的一类重要课程。实验课以观察为基础,通过操作来提高学生的动手、思维和创新能力[1]。学生需通过课前预习,熟悉实验目的、原理、方法,并且对实验仪器设备进行初步了解。实验课上,学生通过正确、精准的实验操作过程获得实验结果,通过对实验结果的分析、判断、综合与归纳,对整个实验进行总结,从而对知识有更深刻的认识。
RC文氏桥振荡电路是“模拟电子技术”课程的重要知识内容,该电路在教材中作为正弦波发生器,介绍选频网络和反馈,并给出振荡条件和产生正弦波的频率[2-3]。由于是为低年级学生开设的实验课程,实验中一般固定稳幅网络电阻,仅让学生观察产生的正弦波,很少涉及电阻比值的增加造成电路的非线性问题,缺少实验的探索性[4-6]。本文介绍RC文氏桥振荡电路实验结合理论推导和EDA仿真,得到振荡电路的非线性特性,然后利用硬件电路实验验证仿真结果。笔者将该实验作为全国大学生电子设计竞赛综合测评的培训练习,让学生通过实验更好地认识运算放大器和RC文氏桥振荡电路,在综合测评中获得优异的成绩[7]。
RC文氏桥振荡电路通常包括选频、稳幅、放大和供电4个环节[8]。选频环节一般由电阻和电容串、并联构成;稳幅环节一般由电阻和运算放大器构成,很多电路采用二极管稳压来改善稳幅的效果[9];放大部分一般由有源运算放大器实现;供电部分主要为运算放大器供电,一般采用正负电源供电。典型的选频网络反馈连接运算放大器的正输入端,稳幅环节反馈连接运算放大器的负输入端。典型的文氏桥振荡电路如图1所示。
图1 文氏桥振荡电路原理图
根据诺顿和戴维南定理,在选频网络,可以得到:
(1)
(2)
在式(1)和式(2)中,R1、R2、C1、C2为选频率网络电阻和电容,Vp为运算放大器的正输入电压,V1为电阻R1和电容C1连接处的电势,V0为运算放大器的输出电压。
幅度稳定电路中,分压电路有:
(3)
式(3)中,R3、R4为稳幅电阻,Vn为运算放大器的负输入电压。对于典型的运算放大器“虚拟短路”,Vp=Vn,假设η=R4/(R3+R4),式(1)可以表示为
(4)
式(2)可以表示为
(5)
将式(4)和式(5)进行拉普拉斯变换为:
(C1+C2)·η·V0(0)-C1·V1(0)
(6)
C1·η·V0(0)-C1·V1(0)
(7)
在式(6)和式(7)中,V0(0)、V1(0)分别为V0和V1的初值,令参数ω0=1/(R·C)。在电路设计中,为了减小参数,一般总是让R1=R2=R,C1=C2=C,式(6)、(7)可以化简得到运算放大器的输出电压变换为
(8)
对式(8)进行逆变换为
(9)
对应振荡频率ωf为[10]
(10)
由式(9)可知,在默认Vp=Vn的条件下,稳定振动幅度与稳幅电路的比值η有非线性关系。由式(10)知,随着比值η增大,频率变小。当η=1/3时,振荡频率ωf=ω0;当1/5<η<1时,对应振荡频率ωf>0。
针对图1的文氏桥振荡电路,利用Multisim13.0软件建立相关仿真电路。运算放大器采用TI公司的LM324芯片,运算放大器采用+12 V和-12 V供电,电容和电阻均采用理想的元件,容差为0,仿真电路如图2所示。图2中,电阻R1和R2均为10 kΩ,电容C1和C2均为10 nF,据此计算得到频率ω0=1/(R·C)为10 krad/s,对应的频率f0=1.590 kHz。电阻R3由15 kΩ的固定电阻R31和10 kΩ的可变电阻R32串联而成,电阻R4为9.1 kΩ的固定电阻。在仿真中,调节可变电阻R32来观察稳幅电路对起振的影响,包括波形、频率等。
图2 文氏桥仿真电路原理图
图3 起振过程(R32=3.24 kΩ)
由图3知,当R32=3.24 kΩ时,RC振荡器开始起振,在未达到幅度稳定时,运算放大器的输入端电压差小于1 mV,频率为1.581 kHz。如图4所示,经过一段时间的反馈振荡后,幅度稳定在10.5 V,对应频率为1.579 kHz,仿真与理论计算基本吻合,但对应的运算放大器的输入端电压差为2.159 mV。运算放大器LM324的饱和输出电压为VCC-1.5 V,所以幅度达到10.5 V即为输出饱和。
图4 稳态振荡波形(R32=3.24 kΩ)
如图5所示,R32是调节电阻,当R32=3.5 kΩ时,R3=2.03R4,满足起振条件,但输出波形正向饱和明显,负向也存在一定饱和,波形发生失真。对应的频率为1.544 kHz,运算放大器的输入端电压差为74.108 mV,不能满足Vp=Vn。将R32换成阻值为45 kΩ的固定电阻时,输出波形的失真更严重,近似于方波(见图6);输入端电压差为71.369 mV(变小),对应频率为953.68 Hz,此时R3为R4的6.59倍,输出波形不再是正弦波,幅度达到饱和,为10.5 V。
图5 稳态振荡波形(R32=3.5 kΩ)
图6 稳态振荡波形(R32=45 kΩ)
上述仿真实验表明:稳幅放大倍数A>3时满足振荡条件,电路能够起振;但随着A的增大,波形不再是正弦波,对应的运算放大器的输入电压差也不再近似为0,运算放大器的“虚短”不再满足,波形的频率也不断下降,但并不满足式(10)的关系式;振荡电路输出波形很快幅度饱和,不能作为正弦波的产生电路[11]。
根据图2所示电路原理图,利用面包板、直插阻容元件(容差5%)、运放LM324焊接完成电路。±12 V电源由直流稳压电源提供;实验采用示波器观察输出波形和频率。由于运算放大器输入电压差比较小,采用示波器观察波形不明显,实验利用万用表测量电压差,可变电阻器接入的电阻利用万用表来测量。
如图7所示,调节可变电阻R32,当R32=4 kΩ时,等效R3=19 kΩ,系统开始快速起振。由于焊接的寄生阻容及直插阻容元件的容差,对应的振荡频率为1.225 kHz,运放输出波形为光滑且未失真的正弦波,此时对应的运算放大器的输入差压为1.9 mV(万用表红表笔接运算放大器的负输入极,万用表才为负读数),此时满足起振条件。
图7 实验起振过程波形(R32=4 kΩ)
继续调节可变电阻器R32,当R32=5kΩ时,等效R3=20 kΩ,输出波形幅度达到饱和值10.8 V,波形开始失真,频率下降为1.141 kHz,运算放大器的输入压差为12.9 mV(见图8)。改变可变阻器R32,当R32=10 kΩ时,R3=25 kΩ,输出波形严重失真,幅度达到饱和值10.8 V,对应频率为1.141 kHz(见图9),此时输出波形具有方波特征,但上升和下降时间过长,对应的运算放大器输入电压差为51.0 mV。观察起振过程波形(见图10)可知,经过35 ms,振动基本稳定下来。
图8 输出波形(R32=5 kΩ)
图9 输出波形(R32=10 kΩ)
图10 起振过程
上述仿真实验和硬件电路实验中,调节稳幅环节电阻比值,对应振荡频率发生变化,随着电阻比值的增大,频率单调下降,但不符合文献[10]提到的关系式。
RC文氏桥振荡电路属于一种典型的闭环电路,包括选频和稳幅两个网络。当幅度增益满足起振要求后,电路能够起振,输出波形为正弦波,对应的运算放大器输入差压较小,满足运放的“虚短”。当进一步调节可变电阻器,电阻比值大于临界值后,输出波形开始失真,对应的运放差压增大,振荡频率变低。随着电阻比值进一步增大,波形失真明显,接近方波,对应运放压差增大,但增大并不具有单调性。频率降低具有单调性,但不符合文献[10]给出的关系式。由于运算放大器的开环增益大,对应的输出波形幅值很容易饱和,需要在电路中增加自适应限幅电路。
[1] 高圣伟,刘雪莉,罗菁.加强EDA实践教学初探[J].实验室研究与探索,2011,30(3):369-371.
[2] 杨素行.模拟电子技术基础简明教程[M].3版.北京:高等教育出版社,2005.
[3] 康华光.电子技术基础:模拟部分[M].2版.北京:高等教育出版社,2008.
[4] 田社平,孙盾,张峰.自激振荡虚拟实验电路设计及其仿真[J].电气电子教学学报,2016,38(5):96-98.
[5] 毛会琼,陈世海,王军.文氏桥振荡器研究性实验设计[J].实验技术与管理,2016,33(11):102-103.
[6] Elwakil A S, Soliman A M. A family of wien-type oscillators modified for chaos[J].International Journal of Circuit Theory and Applications,1997,25(6):561-579.
[7] 刘恒,吴朝阳,刘建成,等.一种典型闭环PID控制教学实验设计[J].实验技术与管理,2017,34(9):42-46.
[8] Martínez-García H. On modified Wien-bridge oscillator and astable oscillator[J].Analog Integrated Circuits and Signal Processing,2013,75(1):179-194.
[9] 王俭,潘欣裕,毕自强.RC桥式正弦振荡电路输出信号幅值特性研究[J].电子设计工程,2015,23(13):151-154.
[10] 邹学玉.RC文氏桥振荡器稳幅环节的仿真研究[J].长江大学学报(自然科学版),2011,8(8):91-93.
[11] Abuelma’Atti M T, Elhassan M A, Khalifa Z J. Wien bridge oscillators: Are they always sinusoidal oscillators?[J].Analog Integrated Circuits and Signal Processing,2017,90(1):253-261.