电网电能质量远程监测系统设计

薛萍　王亚彬　王宇　邹学州　姚娟

摘要：针对电能质量谐波检测时，非同步采样会引起频谱泄露和谱间干扰的问题，提出了一种基于FPGA的电网电能质量远程监测系统。本系统采用硬件锁相同步频率跟踪技术，对三相电压、电流进行同步采样，减少频谱泄露和谱间干扰，采用FPGA片上FFT IP核实现256点的谐波运算，同时利用SOPC技术嵌入Nios II软核处理器读取有效值和谐波运算结果，通过Marvell88E1111以太网络芯片把数据传输到上位机，对数据进一步处理与显示，进而达到对电能质量参数远程监测的目的。

关键词：FFT；Nios II；以太网；电能质量；FPGA

DOI：10.15938/j.jhust.2018.01.022

中图分类号： TM933

文献标志码： A

文章编号： 1007-2683（2018）01-0122-05

Abstract：This paper designed the power quality remote monitoring system based on FPGA. The system uses hardware phaselocked frequency tracking technology for Synchronous sampling of the threephase voltage， current， reducing leakage and spectral interference between spectrums. This system uses FPGA's FFT IP core to complete 256 points of the harmonic operation and uses SOPC and Nios II softcore embedded processor to read data collected and harmonic operation results， combining with Marvell88E1111 network chip to transmit data to the host computer. The host computer process and data further， thus achieving power quality parameters for remote monitoring purposes.

Keywords：FFT； Nios II； ethernet； power quality； FPGA

0引言

随着电力电子技术的发展和应用，在输配电设备中存在着大量的非线性的电力电子设备，不可避免的产生谐波电流，引起电压波形畸变，严重的影响电力系统的正常运行，因此需要对电能质量进行实时的监测分析[1]。国内电能质量监测装置大多采用DSP作为主控制芯片与高精度A/D采集芯片配合使用的方案，使用A/D转换芯片对多路电流电压进行采集，通过DSP软件编程进行电能质量的分析。但是DSP是单线程运行方式，在对多点进行快速傅里叶变换时，实时性不高。随着FPGA技术的发展，其强大的并行处理能力逐渐凸现出来，本文提出了基于FPGA和SOPC系统的电能质量分析系统设计，将Nios II处理器与用户自定义逻辑结合构成一个基于FPGA的片上系统，大大减少了设计成本与时间[2-4]。

本系统主控制FPGA采用ALTERA的Cyclone IV EP4CE115F29芯片进行设计，数据采集芯片采用ADS8364，其能实现16位的路通道数据同步采样，硬件锁相倍频采用CD4046加分频器来实现，数据采集与存储、FFT谐波运算、有效值运算、频率检测统一由有限状态机来进行时序控制，实现了对电网电能的频率、电压电流有效值、功率和各次谐波等电能参数的实时远程监测。

1系统总体设计

本监测系统主要由信号调理模块、AD转换模块、过零检测模块、锁相倍频模块、有限状态机模块、频率检测模块、FFT模块、有效值模块、MAC模块、以太网模块和上位机等模块组成。三相电压电流六路信号经过电压互感器和电流互感器将大电压大电流转换成弱电信号，然后进行数字抗混叠滤波电路处理，滤除对后續FFT产生干扰的高频谐波，最后通过电平提升电路将信号提升到A/D模块合适的输入量程，提供给数模转换模块进行转换和处理。同时经滤波后的另一路信号作为过零检测模块的输入信号，过零检测电路输出与电网频率相同的方波信号，并利用锁相倍频模块实现同步采样控制，A/D转换模块对输入的工频信号每周期进行256点采样。频率检测模块对过零检测模块输出的方波信号进行检测，采用频率周期测量法，对电网频率进行测量。模数转换结果缓存在输入双口RAM中，并行6通道FFT IP核模块和有效值模块读取缓存数据并分别进行每路256点的快速傅里叶变换和有效值运算，将处理数据缓存在输出双口RAM中。当输入和输出双口RAM中数据准备完成后，以中断的方式通知Nios II处理器读取数据，并通过以太网的方式传输到上位机对数据进一步处理。系统总体设计如图1所示。

2主要功能模块设计

2.1频率检测与锁相倍频模块

频率测量的方法一般有周期测量法、频率测量法、正交去调制法等方法[5-7]，其中周期测量法是高频的基准频率源fs作为基准，用基准频率源对Nx个周波长度的待测信号计数，则根据计数值Ns，可得被测信号源频率fx 为fx=（fsNx）/Ns。由于电网频率在50Hz左右，频率较低，并且本FPGA系统的工作时钟为100MHz，所以采用周期测量法可实现较高的测量精度。

由于电网的频率可能发生漂移，在50Hz频率上下波动，为了保证对输入信号进行每周期256点采样，所以采用硬件锁相环对频率进行实时跟踪[8-11]，如图2所示。本锁相倍频模块由CD4046锁相环芯片和二进制计数器CD4020共同构成，过零检测模块输出的方波信号连接到CD4046的Freq输入端，CD4046的输出端连接到14级二进制计数器CD4020的时钟引脚，然后通过4位拨码开关选择Q7～Q10其中一个反馈到CD4046的输入引脚，进行设置128、256、512、1024四种倍频比，在此选择256，进行256点采样，锁相倍频后信号最终由PLL_out端输出，这里锁相倍频电路的输出信号没有直接连接到ADS8364的触发引脚，而是输入到FPGA，再由FPGA产生触发信号。所以ADS8364的采样触发频率约为12.8kHz（50Hz×256=12.8kHz）。

2.2A/D转换模块

ADS8364包括6个16位，250kHz的ADC（模拟到数字转换器），6个全差分输入通道分成两对高速同步信号采集。输入到采样和保持放大器为全差分和保持差速器的输入ADC，在50kHz的情况下提供了80dB的共模抑制。该ADS8364提供了一个灵活的高速并行接口用直接地址方式，一个循环，和一个FIFO模式。每个通道输出数据为一个16位的字[12-14]。6个通道被分成3个通道对A、B、C，每个通道对的采样控制信号分别为HOLDA，HOLDB，HOLDC，由于要进行6通道并行同步采样，所以将3个控制信号连接在一起组成HOLDX，统一进行采样控制。ADS8364工作的5MHz外部时钟由FPGA进行时钟分频获得，完成一次采样转换最多需要20个时钟周期，约为4μs，ADS8364的采样触发频率约为12.8kHz，即每隔78.1μs进行一次触发采样，完全满足采样要求。具体由时序逻辑控制采样过程为，当采样触发信号上升沿到来时，拉低HOLDX至少20ns，启动采样（6个通道同时进行采样），当转换完成后，转换数据缓存在6个寄存器中，将 RD至少要拉低50ns，完成一次读取操作，并且在下一次读取操作前要至少保持30ns的高电平，读取模式设置为循环周期读取模式，所以通过6次拉低拉高RD信号来实现对6路转换的读取。ADS8364的控制时序如图3所示。

2.3有限状态机与FFT模块

有限状态机控制模块实现对AD数据采集与转换、数据缓存、FFT与有效值处理模块的控制。有限状态机的状态转移图如图4所示。锁相倍频触发信号到来之前，一直处于初始状态S0，当检测到触发信号上升沿到来时进入S1状态，拉低HOLDX一段時间，启动AD转换，随后无条件转入S2状态，在S2状态循环等待EOC，即进入数据转换状态，当EOC变为低电平时，表示转换结束，无条件转入S3状态，否则在S2状态持续等待[15]。在S3状态读取AD转换结果，并存入输入双口RAM中。S3在下一个时钟到来时进入S4状态，在S4状态判断输入双口RAM是否存满，若存满，则发出存满指示信号，进入S5状态，否则持续S2、S3、S4状态直至存满RAM。S5状态输出启动信号，用来启动FFT模块和有效值处理模块，然后进入S6状态，在S6状态等待FFT模块和有效值处理模块完成信号finish的到来，随后进入S7状态，输出高电平给UNLOAD信号，卸载 FFT模块变换得到的数据，当unload_over信号为高电平说明卸载完成进入S8状态，准备下一轮转换，否则在S7状态持续等待。在S8状态对CNT开始计数，若CNT等于6，对其清零并跳进S4状态，若小于6则跳进S5状态。

FFT模块使用的是Altera公司的FFT IP核，目标器件选择Cylone IV系列，变换长度选择256点，输入、输出位宽精度和旋转因子的位宽精度都选择16位。选用此FFT IP模块能够缩短FPGA的设计周期和成本，提高系统的性能和可靠性。

2.4以太网传输模块

以太网模块由数据链路层（MAC）和物理层（PHY）组成，其中MAC使用的是FPGA提供的三速以太网MAC IP核控制器，PHY物理层选择的是Marvell 88E1111千兆以太网网络芯片[16]。MAC IP核通过Avalon总线与Nios II处理器相连接，当Nios II处理器对采集的数据进行预处理后，通过MAC层根据TCP/IP协议栈对数据进行打包、组帧、校验等处理后，通过GMII接口传输给物理层PHY[17-18]，将数据发送到上位机进行处理，实现对电能参数的远程监控。其中Nios II处理器在网络传输中主要分为3个部分：应用程序、TCP/IP协议和驱动程序[19]，应用程序由用户调用协议栈接口程序来实现以太网数据传输，而以太网驱动程序为上层协议与三速以太网IP核架起了桥梁。千兆以太网设计框图如图5所示。

3系统软件设计

软件部分包括有限状态机控制模块程序、Nios II处理器运行程序和上位机模块3个部分。有限状态机控制模块使用Verilog HDL语言进行编写，主要包括AD采样转换控制模块、输入输出RAM控制模块、FFT控制模块、有效值控制模块等控制逻辑。数据采集与存储、FFT与有效值运算都在有限状态机的控制下有序进行。Nios II处理器运行程序由C/C++语言编程实现，主要包括初始化模块、对中断的响应和对数据的以太网传输。当频率检测模块完成频率检测或是输出缓存存满时，以中断的方式通知Nios II处理器对数据进行读取，同时在Nios II处理器上嵌入应用程序、TCP/IP协议和PHY芯片的驱动程序，来实现数据与上位机的传输。本系统的上位机采用的是美国NI公司开发的面向计算机测控领域的虚拟仪器软件开发平台LabVIEW [20]，利用丰富的版面功能和库函数来实现电能质量参数的计算与直观显示。

4测试实验及误差分析

利用本系统设计搭建实验平台，对电能质量参数：电压有效值、电流有效值、电网频率、电压谐波进行了测量，并与标准电能质量分析仪进行对比。表1为电压电流有效值对比结果，表2为电压谐波测量对比结果。

由表1可以看出电压有效值测量误差小于0.2%，电流有效值测量误差小于0.5%。表2可以看出，当谐波分量幅值较大时，测量精度较高，但对于较高次谐波，随着幅值减小，测量精度较差。其中对频率测量结果的相对误差小于0.02%，精度较高，本文未列出具体数值。

从以上对电能质量各个参数的测量可以看出，本系统仍然存在测量误差，精度不高的问题。可能与以下几个方面有关。第一是在信号调理模块利用电压互感器、电流互感器和滤波器对电压电流信号进行处理时，引入误差。第二是在利用A/D进行模数转换时，引入量化误差。第三点是对进行FFT的采样点数较少，如果增加采样点数如512、1024点进行采样，能够提高测量精度。

5结论

本文提出了一种基于FPGA的电能质量远程监测系统，分利用了FPGA强大的并行处理能力和高度集成的特点。运用硬件锁相环技术实现了对三相电压电流的同步采样，在有限状态机的整体控制下对数据进行谐波和有效值运算，并利用千兆以太网芯片将数据传输到上位机进行处理与显示。实现了对电网电能的频率、电压电流有效值、功率和各次谐波等电能参数的实时远程监测。

参 考 文 献：

[1]李冬明，王厚志，高玺亮，等.基于LabVIEW的电能质量监测系统的研究[J]. 哈尔滨理工大学学报，2012，17（4）：57-63.

[2]梁海霞.基于FPGA的电力系统谐波检测装置的研制[D].济南：山东大学，2008.

[3]吕实诚，宋晓波，王晶. 基于网络的高精度数据采集卡设计[J]. 哈尔滨理工大学学报，2012，17（2）：22-26.

[4]郑飞，费树岷，周杏鹏. 基于DSP和FPGA的光伏并网控制器设计与实现[J]. 电力自动化设备，2011，31（2）：84-89.

[5]劉明.电能质量检测算法研究与监测装置实现[D].秦皇岛：燕山大学，2014：8-11.

[6]杨秀增.基于Nios II的自适应高精度频率计设计[J].自动化与仪表，2009，24（7）：13-16.

[7]吴禹，唐求，滕召胜，等.基于改进S变换的电能质量扰动信号特征提取方法[J]. 中国电机工程学报，2016，36（10）：2682-2689.

[8]王伟，张志文，罗隆福，等.基于全数字锁相环的电网频率跟踪技术[J]. 电力电子技术，2010，44（2）：89-91.

[9]杨敦高，欧阳红林，刘昂. 新型锁相环在频率跟踪技术中的研究[J]. 计算机测量与控制，2010，18（12）：2809-2811.

[10]刘亚静，范瑜. 全数字硬件化锁相环参数分析与设计[J]. 电工技术学报，2015，30（2）：172-179.

[11]肖帅，孙建波，耿华，等.基于FPGA实现的可变模全数字锁相环[J]. 电工技术学报，2012，27（4）：153-158.

[12]曲震宇，刘胜辉. 基于CPLD的高速数据采集系统控制模块的设计与实现[J]. 哈尔滨理工大学学报，2006，11（3）：75-77.

[13]刘桂英，粟时平，谢海丽，等. 广义有源电力滤波器指令电流检测的广义谐波理论法[J]. 电力系统及其自动化学报，2015，27（11）：34-39.

[14]王志伟，赵庆生，郭贺宏，等. 混合基FFT在电能质量监测装置中的应用[J]. 水电能源科学，2015，33（4）：189-192+188.

[15]郑争兵.基于FPGA的高速采样缓存系统的设计与实现[J].计算机应用，2012，32（11）：3259-3261.

[16]韦宏，付友涛，孔凡鹏，等.基于FPGA的千兆以太网设计[J].现代电子技术，2012，35（18）：56-59.

[17]于庆广，付之宝.电能质量指标及其算法的研究[J].电力电子技术，2007，41（1）：10-12.

[18]李航.基于FPGA和千兆以太网（GigE）的图像处理系统设计[D].南京：南京理工大学，2014.

[19]陈必威，梁志毅，王延新，等.基于FPGA的高帧速CMOS成像系统设计[J]. 计算机测量与控制，2012（5）：1397-1400.

[20]杨乐平，李海涛，杨磊.LabVIEW程序设计与应用[M].2版.北京：电子工业出版社，2005.

（编辑：温泽宇）