一种基于FPGA的雷达导航系统数据高效管理与检索方法

朱金慧，狄中泉，王增利

（1.西昌卫星发射中心，西昌615000；2.零八一电子集团有限公司，成都611731）

一种基于FPGA的雷达导航系统数据高效管理与检索方法

朱金慧1，狄中泉2，王增利1

（1.西昌卫星发射中心，西昌615000；2.零八一电子集团有限公司，成都611731）

传统导航雷达信号采集回放系统中，文件系统构建和管理常基于操作系统，不能满足高带宽数据的实时存储与回放。针对此问题，提出了一种基于FPGA的两级文件管理与检索方法，第一级根据文件信息粗略地定位到文件，第二级根据B码时间等信息定位到具体数据包。利用FPGA的并行处理特性完成信息系统建立、文件系统建立和数据检索，实现了高速海量数据的高效管理与检索。与传统数据管理方式相比，本文所述的数据管理与检索方式占用存储空间小，逻辑简单，易于硬件实现。

文件管理；检索；数据定位

0 引言

随着导航雷达信号带宽和中频频率的提高，雷达信号采集回放设备所需的存储、传输带宽也大幅增加。面对越来越庞大的数据量，在高速数据信息存储、回放系统中，必须采用高性能的记录管理机制，这个机制需要具备如下特征：

1）效率高；

2）逻辑简单，利于硬件实现；

3）便于建立与检索；

4）占用存储空间小；

5）检索信息可扩展。

传统信号采集回放系统的数据检索采用CPU软件检索方式，检索速度慢；而且，CPU检索常基于操作系统下的文件格式，文件索引系统占用空间较大，导致高带宽数据存储、回放时，寻址较慢，制约了存取速度。针对此问题，本文通过采用两级检索方式，利用FPGA建立小巧的文件管理系统，借助FPGA并行处理特性，实现了数据的高效存储与检索。

1 海量数据高效管理与检索思想

利用基于FPGA的并行架构，使文件管理、存储和回放等模块并行运行并有机结合，同时配合模块间的层次结构，逐层将任务细分为简单硬件操作。

存储管理模块作为主模块，控制存储和回放模块按规则动作，数据的存储和回放基于指令配合块读写操作。

数据存储过程中，存储管理模块负责不断分配空地址块给存储模块。同时，记录相关地址块配套检索信息（例如B码时间等），记录管理模块将地址块信息和检索信息一同记录到记录管理子系统的存储器中，形成类似FAT表的记录管理文件。存储子模块接收到记录管理模块的指令后，根据起始地址，将有效数据按照块大小写入地址块中；同时接收新的指令准备下一个块的操作。

数据回放过程中，用户通过主机界面检索记录管理模块建立的记录管理文件，用户只需要设定相关检索关键信息，检索模块则根据检索关键信息检索记录管理文件。由于记录管理文件相对于实际的数据体要小巧得多，同时记录检索模块基于FPGA的硬件，检索效率远胜于CPU，可以快速地实现信息检索。当检测到相关信息之后，记录管理模块返回相关起始地址块信息，主机即可通过下达相关回放指令，将满足检索条件的数据读取、回放。

回放模块带有第二级信息检索模块，这一层模块负责对有效数据内的信息进行检索，可以从有效数据中检索到相关数据包头等信息，进行更精确地检索与回放操作。

通过上述两级数据检索功能，通过FPGA可以实现高效高精准的信息检索功能。

2 海量数据高效管理与检索系统架构

针对上述思想，通过建立3套系统，有效保证数据高效检索。

2.1 信息系统建立

信息系统建立作为数据检索系统的基础，为后续数据文件建立以及数据检索，提供了有效数据结构，从而实现高效的文件系统建立与定位。同时，数据检索系统必须能够满足适应CPU主机检索以及FPGA硬件检索双重特性的检索能力。由于CPU主机一般是基于X86架构的，它具有复杂、灵活但低效率的特点；FPGA硬件系统，具备了高效快速但算法必须简单的特点。为了实现最终的数据检索技术并结合系统内处理模块处理能力的特点，信息系统建立必须具备如下特点：

1）兼顾CPU与FPGA处理特点；

2）能够快速实现大数据量检索；

3）数据检索定位精度高；

4）占用有效数据空间小；

5）检索条件可扩展，可更换，可升级。

针对上述要求，可建立一套信息系统，为实现上述目标提供第一层保障，信息系统建立流程图如图1所示。

图1 信息系统建立流程图Fig.1 Diagram of file system creation

如图1所示，信息系统建立流程分为3个重要步骤。第一步，必须保证模拟采样数据在时域上处于同步状态。随后，根据系统功能要求，需进行针对B码时间信息的数据检索。实际应用中，检索信息可以是任意数据编码，系统并不会理解翻译信息检索内容含义，它只会与二进制代码比较，只要保证需要检索的内容在整个记录文件信息中是唯一的，就可以保证检索的准确性与唯一性。为实现上述目标，需要将有效检索信息（此处为B码时间信息）准确无误地添加到高速通道采样数据流中。FPGA内部必须具备一套严格时钟控制的逻辑，以便接收到PRT触发信号后，在PRT有效数据前，添加包含有效检索信息的标准PRT数据包头数据。

数据流内，数据包生成模块打入了标准时间戳，此PRT数据包时间戳，为系统提供了简单高效的检索方式，使得D/A回放模块中，能够实现精确的PRT精度回放检索控制。

具备了标准数据流之后，数据流被发送到存储控制管理系统，在FPGA中建立文件检索。由于保存所有数据包的B码时间，一方面给文件系统带来庞大的处理压力，另一方面将额外占用大量的数据存储空间，造成浪费。针对这一问题，可采取数据文件系统数据块管理机制，只保存文件块内第一个PRT数据包B码时间与最后一个PRT数据包的B码时间；由于B码时间是单调变化的，同时它的数据量已经极度降低（实际比率为文件系统数据块大小比PRT数据包平均大小），适合CPU主机进行检索处理。

2.2 文件系统建立

文件系统建立需要5个步骤。

1）文件系统内首先记录文件名称、建立日期、工作模式等信息，用于用户通过上位机检索到感兴趣的记录文件。当用户在上位机通过界面设定好系统参数并确认开始工作后，系统内首先建立新文件，并填写相应信息到文件系统中。

2）文件系统开始在SSD阵列中分配第一个数据块（96MB空间）用于数据保存，并保存该数据块在SSD阵列中的起始LBA地址，形成文件地址链表。

3）数据流不断地向这数据块内填充PRT数据包，同时，文件管理系统记录了此数据块第一个PRT数据包内的B码时间。SSD阵列中的第一个96MB数据块内被不断地PRT数据包填充，直到此数据块被填充满。

4）第一个96MB数据块被PRT数据包填充完成之后，文件系统会同时记录下此数据块中的最后一个PRT数据包包含的B码时间，随后将此数据块中包含的所有PRT数据包起始与结束B码时间记录在文件系统中。此时，文件系统记录了文件所占用的SSD阵列地址块、此地址块中对应数据包的B码时间范围。

5）文件系统不断配数据包并往复上述操作，直至存储过程结束。

如图2所示，PRT数据包不断地写入SSD阵列，同时文件系统不断地分配SSD阵列地址块并将地址块首地址以及地址块内保存的PRT数据包的B码时间范围记录到文件系统中。至此，形成了三级检索的文件系统：

1）基于文件名称、日期与工作模式等信息的人工检索；

2）基于B码时间起始与结束范围的CPU检索；

3）基于精确 B码时间的 PRT数据包 FPGA检索。

图2 不断分配地址空间块并填充数据Fig.2 Allocating space and filling data

2.3 数据检索

当信息系统和文件系统建立后，即可按图3所示的数据检索（定位）流程进行数据定位。

图3 数据定位系统流程图Fig.3 Diagram of data locating system

当用户需要精确地从某一个PRT开始回放原始数据或上传主机时，用户通过图3所示的三级定位，便可准确地定位到用户期望的PRT数据包。

首先，用户通过上位机显控界面中的文件列表管理组件，刷新文件列表，查看文件信息，通过搜索、排列文件系统保存的文件名称、文件建立时间、系统工作模式信息，选择目标文件，快速完成第一级定位工作。

随后，第二级定位系统根据用户输入的B码时间，与文件系统内保存的96MB数据包起始结束B码时间进行比较，定位到具体数据存储地址。

3 结论

本文所述的海量数据高效管理与检索技术，已成功应用于某导航雷达中频采集设备上。实验验证表明，记录管理模块建立的记录管理文件是灵活、高效的，它的体积与用户要求的检索功能的多少直接相关。若功能简单，则体积小巧；功能复杂，则体积庞大。但是，信息检索速度几乎不会受到功能多少的影响。当用户设定了检索条件后，检索系统只读取用户相关的检索内容即可完成检索，不必要读取完整的记录管理文件，大大提高了海量数据的管理和检索效率。

[1]黄新财，佃松宜，汪道辉.基于FPGA的高速连续数据采集系统的设计[J].微计算机信息，2005（2）:58-59.HUANG Xin-cai，DIAN Song-yi，WANG Dao-hui.The design of a FPGA-based high-speed continuous data acquisition system[J].Microcomputer Information，2005 （2）:58-59.

[2]尹蕾.NAND Flash固态存储卡的设计与实现[J].西安建筑科技大学学报（自然科学版），2012，44（2）:300-304.YIN Lei.Design and implementation of NAND Flash solid-state memory card[J].Journal of Xi'an University of Architecture ＆ Technology （Natural Science Edition），2012，44 （2）:300-304.

[3]陈敬，谢启友，田晓波，等.基于固态存储技术的DRFM 设计[J]. 现代电子技术，2011，34（8）:154-156.CHEN Jing，XIE Qi-you，TIAN Xiao-bo，et al.DRFM design based on solid-state memory technology[J].Modern Electronics Technique，2011，34 （8）:154-156.

[4]施海宁，王加俊，金心明，等.低速CPU系统中高速采样与海量缓存的实现[J].现代电子技术，2005，28（20）:42-43＋46.SHI Hai-ning，WANG Jia-jun，JIN Xin-ming，et al.Realization of high speed sampling and mass-scale buffer storage in low sped CPU[J].Modern Electronics Technique，2005，28 （20）:42-43＋46.

[5]张晓威，苏淑靖.基于FPGA的高速高精度数据采集系统的设计[J].仪器技术与传感器，2016（1）:70-72.ZHANG Xiao-wei，SU Shu-jing.Design of high-speed data acquisition system based on FPGA[J].Instrument Technique and Sensor，2016 （1）:70-72.

[6]张志炜，吕幼新.基于SATA硬盘和FPGA的高速数据采集存储系统[J].电子设计工程，2011，19（21）:166-169.ZHANG Zhi-wei，LV You-xin.High speed data acquisition and storage based on SATA hard disc and FPGA[J].Electronic Design Engineering，2011，19 （21）:166-169.

[7]张乐锋，吴建辉，郁文贤.一种通用雷达数据采集卡设计方法[J].系统工程与电子技术，2005，27（4）:623-626.ZHANG Le-feng，WU Jian-hui，YU Wen-xian.Method for designing the common radar data acquisition card[J].Systems Engineering and Electronics，2005，27 （4）:623-626.

[8]杨宇宸，向海生.一种高速数据采集系统的设计与实现[J]. 雷达科学与技术，2016，14（5）:526-530.YANG Yu-chen，XIANG Hai-sheng.Design and implementation of high speed data acquisition system[J].Radar Science and Technology，2016，14 （5）:526-530.

[9]宋杰，钟建军，何友，等.通用雷达数据采集系统研制与实验数据分析[J].数据采集与处理，2008，23（6）:761-765.SONG Jie，ZHONG Jian-jun，HE You，et al.General radardata acquisition system and experimentaldata analysis[J].Journal of Data Acquisition ＆ Processing，2008，23 （6）:761-765.

A Method of Effective Data Searching and Management Using FPGA in Navigation Radar System

ZHU Jin-hui1，DI Zhong-quan2，WANG Zeng-li1
（1.Xichang Satellite Launch Center，Xichang 615000；2.081 Electronics Technology Co.，Ltd，Chengdu 611731）

In traditional navigation radar's signal sampling and replaying system，file system creation and management always rely on operating system，which cannot satisfy wideband data storing and replaying in real time.To resolve this problem，this article proposes a two-level file managing and searching method which is realized on FPGA.In the first-level step，we can roughly locate related files via file information，and in the second-level，we can precisely locate the data packets which we want via information such as the B code time and so on.Information system，file system and data location can all be processed in parallel through FPGA.We realized managing and searching efficiently in wideband large-scale data system.The method described in this article for data managing and searching occupies smaller space and has simpler logic，in the same time the method is easier to be realization compared with traditional data managing methods.

file management；file searching；file locating

TP392

A

1674-5558（2017）01-01377

10.3969 /j.issn.1674-5558.2017.06.003

2017-02-26

朱金慧，男，本科，测控技术与仪器专业，工程师，研究方向为雷达系统总体技术。