直流线路故障定位支路的机理分析与参数设计

杨婳 黄泰昌

（1.国网黄石供电公司 2.国网武汉供电公司）

直流线路故障定位支路的机理分析与参数设计

杨婳1黄泰昌2

（1.国网黄石供电公司 2.国网武汉供电公司）

当直流微电网发生极间短路故障，断路器切断故障时会产生过电压。为了抑制过电压，本文采用了RD泄放支路，LC定位支路和故障线路组成的并联系统，并对该系统的运行机理进行分析，明确了LC定位支路对RD泄放支路过压抑制的影响原因，对并联系统进行了参数设计以保证并联系统的过压抑制效果，并在仿真中对参数设计的效果进行了验证。

RD泄放支路；LC故障定位；三阶线路模型；参数设计

0 引言

为保证直流微网的安全可靠运行，其相应的保护技术必不可少[1]。极间短路作为直流微网线路上最常见的故障，已经成为保护需要解决的主要目标之一[2-4]。

为了抑制直流微网母线极间短路故障时的切断故障产生的过电压，设计了由二极管和电阻构成的抑制故障切断过电压的RD泄放支路[5-6],和由电感电容构成的LC定位支路[7-8]。母线发生故障后，RD泄放支路是用来抑制隔离故障时短路大电流迅速切断,线路电感产生的过电压；LC定位支路是用在判断是永久性故障后，通过对定位电容Cp充放电，检测低压放电电流的振荡频率以计算短路的电感进而确定故障的发生位置，但是LC定位支路直接并入已有泄放的线路,与RD泄放支路和故障线路三者形成了支路并联系统后,其感性和容性元件对RD泄放支路过压抑制效果会产生一定的影响[9]。

本文为研究LC定位支路的存在对RD泄放支路过压抑制效果的影响,分析了LC定位支路和RD泄放支路并联系统的运行机理,并且得出了LC定位支路对RD泄放支路过电压抑制影响的原因，并对并联系统进行了参数设计, 以求得到在保证过压抑制效果时的并联系统参数正常工作域，最后在仿真中对参数设计的效果进行了验证。

1 RD和LC并联支路系统对过压抑制的影响分析

当泄放支路并联定位电路后，即并联电容和电感后，假设：

1）在切断故障之前，故障电流达到稳态值I0[10]；

2）Lp和Ll在10-3H级左右，Cp在10-6F级左右，Rd和R1在100Ω级左右[11]。

在S1切断时，线路上的电感因电流迅速减小产生了电动势以维持原有电流方向，此时Ul＞0，如图1所示。

图1 故障电流切断后的并联支路电路图

此时电路在阶段一，泄放二极管导通，线路上的电流在泄放支路和定位支路上流过。列KVL方程可以得：

由式（1）可知，Ul的波形有两种情况：

1）当交流的振幅较小且衰减快于直流，则此时Ul＞0恒成立，波形如图2所示，最后迅速衰减至零。

图2 Ul＞0恒成立的式（1）波形

2）交流的振幅较大且衰减慢于直流，此时Ul＜0会在三角函数的极值附近产生，如图3所示。

图3 Ul＜0发生时的式（1）波形

在LC定位支路并联RD泄放支路的系统中，由于RD泄放支路上二极管的存在，当Ul＜0时，泄放支路关断，线路电阻R和线路电感L与定位支路的电感和电容构成唯一的回路，电路进入阶段2，如图4所示。

通过列KVL，解得：

图4 RD泄放关断时的电路

2 支路并联系统的参数设计

支路并联系统的主要工作目标有两个：一方面是保证故障定位时测量电流振荡周期的精确度，另一方面是保证能量泄放时过压抑制的效果，针对这两点进行的参数设计的步骤为：

1）根据故障定位精度要求确定Lp最小值；

2）由零状态信号的幅值变化趋势来确定Lp的大致范围；

3）通过零输入信号的初始冲击电压确定Rd的最大值；

4）通过限制零输入信号的交流对直流的幅值和衰减速度来确定Lp的最大值；

5）根据零输入信号和零状态信号叠加时直流衰减必须快于交流衰减的条件来确定Rd的最小值。

参数设计的具体过程如下。

2.1 针对振荡周期测量精度的参数设计

为了使定位支路的电流振荡周期测量尽可能精确,在检测采样所得的电流振荡频率时,误差小于1/N，N为一个周期内的采样点个数，所以要求一个周期有100个采样点以上,而芯片的采样频率fs通常在300k/s左右,由定位支路振荡的自然频率可知,在满足振荡周期识别的精确程度时, 必须满足的条件是：在短路点最小处L=0时, wd＜ws/N，即为了使电容同时满足定位电流振荡频率的要求和设计容积的要求，选择CP=27μF，此时L1+Lp＞0.1mH，要求当故障点最近时，定位电流也能被准确识别，则要求Lp＞0.1mH。

2.2 针对过压抑制效果的参数设计

要保证过电压抑制效果，需提高RD泄放的利用效率，所以必须尽可能的避免阶段2的发生，即要降低交流信号的振幅和提高交流信号的衰减速度。

1）对于零状态部分，由式（1）可知：

对式（4），将（1/Lp）^（1/2）作为变量，可知

当tx2＞1/Rd时，零状态信号的导数小于零,此时Lp越小，零状态信号的振幅越小，反之则振幅越大。所以当时，当0.1mH＜Lp＜1mH时，Lp越小，零状态信号在经过一个振荡周期后的振幅越小，在一个振荡周期前的振幅越大。在考虑Lp体积和经济性后，将Lp值的范围大致定在0.1～1mH之内。

2）对于零输入信号，由式（11）可知，ul的零输入部分为：

对于式（6），假设此时线路电感为2mH，线路电阻为1Ω，Udc为400V，故障线路的电阻为1Ω，即短路稳态电流为400A，另外考虑到定位测量的精度和体积限制定位电容为Cp为27μF，规定开关上的瞬时过电压尖峰不超过2Udc，Ul必须小于Udc，则Rd必须满足：

由式（7）可知Rd＜1Ω。在Cp确定时，考虑Rd在0～1Ω范围，Lp在0～1mH范围，得到在不同Lp下，Rd和CpLpB2在一定范围内变化的关系如图5，可知1-CpLpB2＜0.3, 要保证交流的振荡幅值小，Lp＞0.1mH，Rd＜1Ω时，2（1-CpLpB2）/（1-3CpLpB2）＜0.1，基本可以忽略不计。

此时在满足条件A＜C时零输入部分的值恒大于零，在同样范围内，画出A和C的变化如图6所示，在黄线的左边A＜C，且Rd极小时，Lp的裕度急剧减少，所以选取Rd＞0.2Ω时裕度较稳定，此时Lp＜0.5mH，且Lp越小，C-A越大，零输入信号的交流部分衰减越快。

图5 零输入部分的交流振幅变化曲线

图6 零输入部分直流和交流衰减变化曲线

经过以上分析，可以得出当0.2Ω＜Rd＜1Ω， 0.1mH＜Lp＜0.5mH时，能够保证零输入部分的直流信号远大于交流信号的幅值，直流信号的衰减慢于交流信号，且Lp越大交流信号振幅越小，Lp越小交流信号衰减越快，选取Lp=0.3mH，由式（6）可知此时零输入信号初始值约0.9Rdi0，在零输入和零响信号叠加后再对Rd进行讨论，可知

由于Udc=400V，Rl=1Ω，则i0=400A，UC0=400V，式（17）可以进一步计算得到

要使式（9）满足Ul（t）＞0,充分条件为C-Rdt/2Lp＜0且比较-Rdt/2Lp和直流衰减C的大小如图7所示，可知当Lp=0.3mH时，必须使Rd＞0.6Ω才能满足条件，且Lp变大时，Rd也要增大才能保证

综上所述，在保证故障定位时测量电流振荡周期的精确度和能量泄放时过压抑制的效果的条件下，当定位电容Cp为27μF定值时，若故障发生在线路电阻1Ω电感2mH处，在对RD泄放支路的电阻Rd和LC定位支路电感Lp进行参数设计时，在0.6Ω＜Rd＜1Ω，0.1mH＜Lp＜0.5mH的范围内，能够保证RD泄放支路一直处于导通状态，故障线路上的过电压能够被正常抑制。

图7 -Rdt/2Lp随Rd变化的曲线与直流衰减C的比较

3 仿真验证

为验证以上分析，在Matlab/Simulink里搭建并联系统仿真模型，各元件参数如下表所示。

表 仿真参数

模型电路如图1，测量量为并联支路的电压Ul，RD泄放支路的电流ID，LC定位支路的定位电流Ip。短路时刻, 当Lp为0.3mH定值时，取Rd分别为0.2Ω，0.7Ω和1.2Ω，在三种情况下观察过电压抑制阶段的并联支路电压Ul，RD泄放支路电流ID，在t=5s时发生短路，5.01s时切断线路，得到结果如图8和图9所示。

图8 过电压抑制阶段的Ul（Lp=0.3mH，改变Rd）

图9 过电压抑制阶段的Id（Lp=0.3mH，改变Rd）

由图8和图9可知，在Lp为0.3mH时，过电压抑制阶段，Ul的零输入部分主要是衰减的直流信号，零状态部分主要是一个衰减的正弦信号，若Rd=0.2Ω，则正弦信号的衰减慢于直流信号的衰减，此时Ul＜0，RD泄放支路不导通的情况，在仿真中反应为红色圆圈标注的负向尖峰电压；若Rd=0.7Ω，则正弦信号的衰减快于直流信号的衰减，RD泄放支路一直导通；若Rd=1.2Ω，则初始过电压超过400V，会对直流母线开关产生不利的冲击。对比三种情况可以发现，在Ul始终大于0时，过电压在0.04s内达到稳态，在出现Ul小于0泄放不能正常工作时，过电压达到稳态的时间将在0.1s之外，有可能影响到故障重合闸。

当Rd为0.7Ω定值时，取Lp分别为0.08mH，0.4mH，0.8mH，在三种情况下观察并联支路的电压Ul，RD泄放支路的电流ID，在三种情况下观察过电压抑制阶段并联支路的电压Ul，RD泄放支路电流ID得到结果如图10和图11所示。

图10 过电压抑制阶段的Ul（Rd=0.7Ω,改变Lp）

图11 故障定位阶段的Ip（Rd=0.7Ω,改变Lp）

由图9可以看出，在过电压抑制阶段，随着Lp电感值的增大，在一个振荡周期内的振荡幅值变小，一个周期后的振荡幅值变大。当Lp增大到0.8mH时，在Rd为0.7Ω的条件下，无法满足C-Rdt/2Lp＜0，所以将出现Ul＜0的情况。由图10可以发现，当Lp为0.08mH时，Ip的振荡周期小于0.0003s，即一个周期内采样点不足以保证测量周期值的精度。

在Lp=0.4mH，Rd=0.7Ω时将并联系统和RD泄放单独工作的过压抑制效果进行对比，结果如图12所示，可以得出尽管并联系统的过电压在波动，但是此时与RD泄放单独工作的过压抑制效果相近，大约在开关切断的0.005s后过电压被完全抑制。由此可以验证：在上一章参数设计的范围内，即在0.6Ω＜Rd＜1Ω，0.1mH＜Lp＜0.5mH的范围内，并联系统中LC定位支路对RD泄放支路过压抑制的影响能够被基本消除。

图12 Lp=0.4mH，Rd=0.7Ω时并联系统和RD泄放单独工作的过压抑制效果对比

4 结束语

通过本文的分析设计和仿真验证可以得出，LC支路的存在对RD泄放支路过压抑制效果的影响主要在于：并联系统的端电压产生波动，使得RD泄放支路被关断从而能量无法被泄放。要避免这种影响，在故障线路的电感和电阻值一定的条件下，通过分析并联系统中的RD泄放电阻Rd和LC定位支路电感Lp对过压抑制的影响效果，确定了保证RD泄放支路始终导通的正常工作域，在该工作域内，并联系统中LC定位支路对RD泄放支路过压抑制的影响能够被基本消除。

[1] 赵上林,吴在军,胡敏强,等.关于分布式发电保护与微网保护的思考[J].电力系统自动化,2010,34（1）：73-77.

[2] 吴卫民，何远彬，耿攀. 直流微网研究中的关键技术[J]. 电工技术学报，2012,27（1）：99-113.

[3] 刘鑫蕊，谢志远，孙秋野. 低压双极性直流微网故障分析及保护方案[J]. 电网技术，2016,40（3）：750-754.

[4] JJ. Candelaria, Fault Detection and Isolation in Low-Voltage DC-Bus Microgrid System[J]. IEEE Transactions on Power Delivery, vol. 28, no. 2, pp. 779-787, April 2013.

[5] Wooin Choi and Bo-Hyung Cho, Topology and control design of converters for short-circuit fault protection in DC microgrids[C]. Industrial Electronics Society, IECON 2013 - 39th Annual Conference of the IEEE, Vienna, 2013, pp. 1386-1391.

[6] A. K. Marten, C. Troitzsch and D. Westermann, Non-telecommunication based DC line fault detection methodology for meshed HVDC grids, AC and DC Power Transmission, 11th IET International Conference on, Birmingham, 2015, pp. 1-8.

[7] J. D. Park, J. Candelaria, L. Ma and K. Dunn, DC Ring-Bus Microgrid Fault Protection and Identification of Fault Location[J]. IEEE Transactions on Power Delivery, vol. 28, no. 4, pp. 2574-2584, Oct. 2013.

[8] R. Mohanty, U. S. M. Balaji and A. K. Pradhan, An Accurate Noniterative Fault-Location Technique for Low-Voltage DC Microgrid[J]. IEEE Transactions on Power Delivery, vol. 31, no. 2, pp. 475-481, April 2016.

[9] F. Liu; W. Liu; X. Zha; H. Yang; K. Feng, Solid-State Circuit Breaker Snubber Design for Transient Overvoltage Suppression at Bus Fault Interruption in Low-Voltage DC Microgrid[J]. IEEE Transactions on Power Electronics , vol.PP, no.99, pp.1-1.

[10] C. Peng and A. Q. Huang, A protection scheme against DC faults VSC based DC systems with bus capacitors[C].2014 IEEE Applied Power Electronics Conference and Exposition APEC 2014, Fort Worth, TX, 2014, pp. 3423-3428.

[11] L. Guo, Y. Feng, X. Li, C. Wang and Y. Li, Stability analysis of a DC microgrid with master-slave control structure, Energy Conversion Congress and Exposition（ECCE）, 2014 IEEE, Pittsburgh, PA, 2014, pp. 5682-5689.

2017-04-26）