基于FPGA的弹载数模混合采集存储系统设计*

黄玉岗，秦　丽，李　杰，张　波，杜思远

（中北大学电子测试技术重点实验室，太原，030051）

基于FPGA的弹载数模混合采集存储系统设计*

黄玉岗，秦丽，李杰*，张波，杜思远

（中北大学电子测试技术重点实验室，太原，030051）

针对弹载试验过程中传感器输出方式的不同，设计了一种基于FPGA的弹载数模混合采集存储系统。系统选用Spartan-II系列的XC2S100作为核心处理器，采用16 bit的高精度A/D转换芯片ADS8365实现模数转换。FPGA控制将传感器输出的数字量和模拟量采集编码后存储到固态存储器FLASH中，最后，为了模拟系统在飞行过程中的状态，将系统放置在三轴位置速率摇摆温控转台上进行验证，试验结果证明，所设计的数模混合采集存储系统正确可靠，具有一定的工程应用价值。

信息采集；信息存储；FPGA；ADS8365；FLASH

当前使用的绝大多数常规炮弹尚未采用制导控制，命中率相对较低，将微惯性测量系统用于常规弹上进行惯性制导与控制，可极大地提高炮弹的命中率［1-2］。常规武器的飞行试验对于验证提升武器性能有着十分重要的作用，为了掌握炮弹在飞行过程中的位置、速度和姿态等导航参数，对炮弹飞行试验过程中的加速度、角速率和振动等动态参量进行采集存储是必不可少的部分。数据采集的过程就是将被测对象的物理量、化学量、生物量等参数，通过敏感元件作适当转换后，再经过调理、采样、量化、编码及传输等步骤，传送到控制器进行处理或存储的过程［3-4］。为了采集所需的动态参量，需要在炮弹上加装各种测试用的信号传感器，不同的传感器输出方式不同，为了将不同的动态参量同步实时的记录下来，本文设计了基于FPGA的弹载数模混合采集存储系统，可以将实验过程中的动态参量进行采集、存储。等试验结束后，回收弹载固态存储器，用地面测试设备将存储器中的数据回读到上位机分析处理，评估验证炮弹的飞行质量［5］。

1　系统设计方案和模块设计

系统设计目标主要为了实现弹载试验过程中，对不同输出方式的传感器进行同步采集存储，主要由电源模块、信号调理模块、数据采集模块和FLASH存储模块构成。系统以FPGA作为主控单元，实现对整个系统的逻辑控制，主要有：时钟的产生、控制模拟量采集、控制数字量采集及控制弹载固态存储器FLASH的读写等［6］。FPGA通过控制16 bit高精度的模数转换芯片ADS8365对三路加速度传感器MSA6000的输出信号进行采样，并将模拟量转换成数字量；同时，控制三路数字陀螺仪MSG7000D输出的数字信号进行同步采样。最后，FPGA将采集回来的数据编帧存储到固态存储器FLASH中，便于事后对数据的分析和处理。

图1　系统总体设计框图

2　系统硬件电路设计

2.1电源模块

考虑到弹体内部空间狭小及测试环境的恶劣，系统选择高密度、抗过载能力强、放电电压稳定的7.4 V 600 mAh的锂电池进行供电。为了保证系统可以正常工作两个小时，系统内部选择高集成度、低功耗的器件。FPGA的内核电压为2.5 V，I/O口参考电压为3.3 V；传感器、模数转换芯片及FLASH芯片工作电压均为5 V。采用TI公司低压差、高功率的线性稳压电源REG104-5，将7.4 V锂电池供电转换成标准的5 V电压；采用美信公司生产的双通道、低噪声、低压差的电源转换芯片MAX8882EUTAQ将5 V电压转换为3.3 V和2.5 V。两个电源转换芯片配合使用，可以满足系统的供电。

图2　系统供电模块

2.2信号调理模块

考虑到弹载试验过程中测试环境的恶劣，需要对系统中的信号进行调理。本文选择两级调理，首先在传感器输出端对输出的信号进行了调理；另外，在采集电路前端选择TI公司的高输入阻抗、高增益带宽、低噪声的Rail To Rail的高性能运放OPA4340作为前置放大器。采集前端信号调理电路如图3所示。

图3　采集前端信号调理电路

2.3FPGA控制数字量采集模块

系统选用的陀螺MSG7000D是中电13所采用国际先进的MEMS芯片和ASIC电路集成方案生产的具有SPI数字输出的角速率陀螺仪。SPI数字输出接口通用性好，除了能进行角速度信息输出之外，还具备自检测状态、温度信号和参考电位的实时输出［7］。该陀螺具有高可靠性，抗振动和抗冲击效果好，可以满足弹载恶劣的测试环境。

SPI（串行外设接口总线）是Motorola公司推出的一种同步串行外设接口，具有同步、串行、全双工、非即插即用、一主多从等特点［8］。

图4　FPGA控制陀螺采集电路

系统中FPGA作为主机，三个轴向上的陀螺作为从机。FPGA产生串行时钟SCLK、主机输出控制信号MOSI以及控制从器件片选信号CS来控制三个轴向的陀螺正常工作。三个轴向的陀螺输出的数字信号MISOX、MISOY、MISOZ直接传输到主机FPGA内部进行处理。

2.4FPGA控制模拟量采集模块

系统中模拟信息由中电13所设计的超小体积的高精度惯性加速度传感器MSA600输出，选用TI公司生产的高速、低功耗、16 bit高精度同步采样芯片ADS8365作为模数转换芯片。该芯片具有6个模拟输入通道，分为A、B和C三通道组，FPGA可以通过控制通道使能信号HOLDA、HOLDB和HOLDC三个保持信号来控制通道组转换。同时，FPGA产生CLK、RD、WR、ADD等信号控制ADS8365的正常转换。当AD模块转换完成后，EOC引脚将输出保持半个时钟周期低电平信号，以便FPGA对转换的数据读取和处理。FPGA通过BYTE和ADD信号设置AD模块的输出格式为字节输出，先输出低八位的数据，再输出高八位的数据。

图5　FPGA控制ADS8365转换电路

2.5Flash存储模块

为了保证系统能够完整的记录到炮弹在整个测试中的试验数据，本设计选用SAMSUNG公司的NAND型K9K8G08U0E芯片为弹载固态存储器。

图6　FLASH存储模块设计

该芯片具有 8448 Mbit的大容量存储空间，还具有体积小、功耗低、读写速度快、数据不易丢失的特点。并且该芯片以页为单位进行读写操作，以块为单位进行擦除操作；命令、数据、地址复用同一总线，对于存储的数据具有硬件数据保护功能。存储模块中FPGA以50 MHz的时钟，实现对FLASH的读写、擦除和FIFO的读写操作。

3　系统软件设计

3.1系统软件总体设计

系统以FPGA为主控单元，FPGA内部的软件设计主要包括数据采集模块、FIFO缓存模块、存储模块。系统软件总体设计如图7所示。

图7　系统软件总体设计

3.2采集模块软件设计

3.2.1模拟信息采集

系统只需要采集三路模拟信号，而ADS8365有六个模拟通道，本设计选用前三个通道进行加速度传感器模拟量的采集。系统上电后FPGA通过AD_RESET信号完成对ADS8365的初始化，然后FPGA给ADS8365发送启动转换控制信号，每个转换周期内，FPGA向HOLDA和HOLDB端提供一个高电平转换信号，AD开始一次转换。三个通道转换完成后，EOC信号输出半个周期的低电平，通知FPGA可以进行数据读取，此时，FPGA控制AD的片选信号置低，在读信号有效时，根据地址控制线分别将三个通道的数据读入到FPGA内部的缓存中，完成一次完整的数据转换。然后AD等待FPGA给下一次启动转换信号，如此循环实现数据的实时采集。地址控制模式选择见表1。

表1　地址控制模式选择

三路模拟信息在FPGA控制下完成模数转换并采集的流程图如图8所示。

图8　模拟采集模块流程图

3.2.2数字信息采集

在数字采集部分中，FPGA作为主器件，三个轴线上的数字陀螺MSG7000D工作于SPI通信的从模式下。在通信过程中，片选信号应保持低电平，MOSI和MISO管脚的数据在SCLK的下降沿进行更新同步，而主机和从机的数据采样同步发生在SLCK的上升沿。系统正常工作时，FPGA通过MOSI端口将命令字（OX500000000）写入到陀螺中，当陀螺接收到指令后，通过MISOX端口向主器件FPGA输出陀螺敏感到的角速率信息。然后FPGA将接收到的陀螺的信息进行存储［9］。SPI总线控制时序如图9所示。

图9　SPI总线控制时序图

3.3数据缓存模块FIFO设计

由于传感器的输出方式不同，数据转换传输的时间就不会严格一致，而在惯性导航制导系统中，对数据同步的要求比较严格，因此，需要采用具有同时进行读写能力的存储单元来实现数据的缓存，保证采集数据同步、实时、连续的采集存储。本系统选用Spartan-II系列的XC2S100芯片内部有10个容量为4 kbit的Block RAM，每个都可以进行独立控制。本设计利用FPGA内部的RAM开辟了一个位宽8 bit深度1 kbit的缓存空间［10-11］。FPGA内部 FIFO模块设计如图 10所示。

图10　FPGA内部FIFO模块设计

3.4存储模块软件设计

为了实现系统在炮弹整个测试过程中的试验数据记录，设计中选择硬件描述语言实现指令时序状态的转换，完成对弹载固态存储器的页读写、块擦除的程序设计。当R/B信号为低电平时，将命令字0x80H和目标地址加载到芯片中，然后外部控制将一页数据按顺序加载到FLASH中，同时在数据加载完成后将结束命令字 0x10H写入，FLASH内部自动编程阶段。在芯片内部电路控制下，页寄存器中的数据将会写入到存储阵列的目标地址中，此时数据写入完毕，同时，R/B信号再次回归高电平状态。

图11　FLASH页编程的时序图

根据FLASH页编程的时序图如图11所示，设计系统存储模块的流程框图如图12所示。

图12　系统存储模块的流程框图

4　试验验证

为验证所设计系统的可靠性和正确性，以及能否实现模拟信号和数字信号的同步采样，并将数据完整的存储到弹载固态存储器FLASH中。利用三轴位置速率摇摆温控转台将弹载模数混合采集系统安装在转台中框平面上。系统上电待惯性传感器输出稳定后，分别以每个陀螺敏感轴为主轴，设置转台速率为（±300°/s、±200°/s、±100°/s、0°/s），每个转速稳定采集30 s；然后再分别以每个加计敏感轴为主轴，设置转台使加计敏感输出分别处于（+1 gn、0 gn、-1 gn、0 gn）状态，每个状态稳定采集30 s。待所有组态完成后，下电，然后利用上位机软件，对FLASH中存储的数据进行回读、分离等处理。其中，FPGA对采集的数据按帧格式编帧存储到FLASH中［12］，帧格式如表2所示。

表2　采集数据帧格式

通过地面测试台，将弹载固态存储器中的原始数据回读到上位机中，显示部分截取的结果如图13所示，第1列、第2列为数据的帧头，第3列～第5列为三个字节的帧计数，第6列、第7列为系统采集第1通道加速度传感器的数据，第8列、第9列和10，11列分别为第二通道和第三通道采集的数据；第12列～第15列为第1通道数字陀螺输出的数据，第16列～第19列和第20列～第23列分别为第2通道和第3通道数字陀螺输出的数据。对数据进行分析可知，帧头并未错位，帧计数连续递增，因此，在采集过程中并未出现丢帧和错帧的现象，说明了所设计的弹载模数混合采集存储系统的完整性［13-14］。

图13　系统采集传感器输出的原始数据

对图14、图15中的陀螺和加计的数据进行处理后，可知本系统可以连续、不间断的对传感器输出的信息进行实时的采集存储。对数据进一步处理得到表3陀螺敏感到的角速率值和表4加计实际敏感到的加速度值。通过实际输出与设定输入的对比，可以验证所设计的数模混合采集系统的正确性和完整性。

图14　三轴陀螺输出角速率值

图15　三轴加速度计输出电压

表3　数字陀螺敏感到的输出结果

表4　加计敏感到的输出结果　单位：gn

另外，为了模拟系统在弹载环境下的恶劣条件，对系统进行了冲击可靠性验证，首先将系统整体灌封在测试结构中，然后将结构固定在冲击台上，整个冲击过程中对系统进行带电操作，实时采集存储传感器信息，冲击完成后，下电读数及对数据进行分析处理。

图16　系统在8 000 gn高冲击环境下采样图

由于X轴向加速度计量程为±10 gn，冲击过程中出现饱和，但系统冲击完成后仍可以正常记录数据。经验证系统可以在8 000 gn的高冲击环境下实时的采集存储传感器的输出信息。

5　结论

本文设计了基于FPGA的弹载数模混合采集存储系统，详细介绍了FPGA控制模拟信号采集模块、FPGA控制数字信号采集模块、FIFO缓存模块以及数据存储模块的设计。试验验证表明，该系统可以实现模拟信息和数字信息的同步采集，且存储过程中数据存储正确、可靠，具有一定的应用价值。

［1］刘俊，石云波，李杰.微惯性技术［M］.北京：电子工业出版社，2005.

［2］董进龙，莫波.典型弹道下的火箭弹MEMS-INS/GNSS组合导航姿态误差可观性分析［J］.兵工学报，2014，3（56）：850-856.

［3］丁海飞，王红亮，张会新，等.基于ADS8365的多路数据采集存储系统设计［J］.化工自动化及仪表，2012，39（1）：81-84.

［4］马明建.数据采集与分析计数［M］.西安：西安交通大学出版社，2005.

［5］王敏涛，张会新，秦丽等.基于FPGA的模数混合采集存储系统［J］.火力与指挥控制，2011，36（5）：146-148.

［6］胡陈君，李杰，景增增，等.基于FPGA的国产MSA009加速度计测试系统设计［J］.计算机测量与控制，2015，23（5）：1472-1475.

［7］MSG7000D Technical Datasheet［EB/OL］.http：//www.cetcl3.cn/ n18/n20/n27/n162/inde x.html，2012.

［8］文康永，文菠，刘永龙.分布式数据采集系统时间同步研究［J］.计算机测量与控制，2014，22（4）：1273-1275.

［9］胡陈君，李杰，祝敬德，等.国产MEMS陀螺仪MSG7000D实时数据记录系统设计［J］.计算机测量与控制，2015，23（8）：2756-2761.

［10］于祥凤，刘学斌，胡炳襟，等.基于FPGA的高速数据存储系统中FIFO控制的设计［J］.核电子学与探测技术，2010，30（1）：59-62.

［11］王楠，韩焱，王鉴.基于FPGA的惯性数据采集与存储系统设计［J］.计算机测量与控制，2011，19（11）：2871-2873.

［12］张松，李杰，赵诣，等.半捷联MEMS惯性测量装置数据硬回收系统设计［J］.传感技术学报，2013，26（9）：1219-1223.

［13］郝晓明，李杰，胡陈君，等.基于FPGA的弹载数据回读系统设计［J］.传感技术学报，2015，28（7）：1023-1027.

［14］柯艳，李杰，刘俊，等.基于FPGA和USB 2.0的多路数据采集［J］.仪表技术与传感器，2010.11（4）：351-356.

黄玉岗（1988-），男，河北沧州人，现在中北大学读硕士研究生，主要从事微系统集成、惯性测量方向的研究，hyg34217@ 163.com；

秦丽（1963-），女，教授，博士生导师，主要从事动态测试、微系统集成及可靠性方面的研究，主持和参与国家863、国防973、国家自然科学基金、山西省自然科学基金等多项科研项目，nucqinli@163.com；

李杰（1976-），男，教授，博士生导师。现在中北大学电子测试技术国家重点实验室工作，目前的主要研究方向为微系统集成理论与技术、惯性感知与控制技术、组合导航理论、计算几何及智能信息处理等，Lijie@nuc.edu.cn。

Design of the Missile-Borne Analog Digital Hybird Data Acquisition and Storage System Based on FPGA*

HUANG Yugang，QIN Li，LI Jie*，ZHANG Bo，DU Siyuan
（Science and Technology on Electronic Test and Measurement Laboratory，North University of China，Taiyuan 030051，China）

Considering the different methods of sensor output in the process of the missile test，we designed a missile data acquisition and storage system that collected mixed digital and analog signal based on FPGA.The system selected the Spartan-II series XC2S100 as the core processor and used 16-bit high precision A/D conversion chip ADS8365 to convert analog to digital.FPGA control the sensor output of digital and analog acquisition encoded to the solid-state FLASH memory.Finally，in order to simulate the state of the system in process of flight，we placed the system on the three axis position rate temperature control turntable for validation，it was verified that the design of the module of mixed collection storage system was accurate and reliable and has certain engineering application value.

Information acquisition；Information storage；FPGA；ADS8365；FLASH

TN108.7

A

1004-1699（2016）08-1210-07

EEACC：1265A10.3969/j.issn.1004-1699.2016.08.015

项目来源：国家自然科学基金项目（51575500）；山西省自然科学基金项目（2014011021-5）

2016-01-22修改日期：2016-04-11