一种2～4 GHz宽带接收机的小型化前端设计

余　江，曹云建，熊　韬

(广州海格通信集团股份有限公司，广东 广州 510656)



一种2～4 GHz宽带接收机的小型化前端设计

余江，曹云建，熊韬

(广州海格通信集团股份有限公司，广东 广州 510656)

摘要：针对2～4 GHz的超宽频带，提出了一种宽带接收机的前端设计方法，其中包括射频信道设计、频率合成器的设计以及基带电路设计。鉴于小型化的设计思想，射频前端采用零中频接收机的架构，使用LTCC滤波器实现噪声系数优于8 dB，输出三阶截断点优于27 dBm(低噪声模式下)。频率合成器采用集成VCO的锁相环芯片ADF4351，实现单边带相位噪声优于-110 dBc/Hz@200 kHz。基带电路采用正交解调器ADL5380和12位双通道AD转换器AD9238，可实现带宽为20 MHz的I/Q双路同时解调。通过FPGA或DSP处理，可广泛用于便携式小型化的监测接收机或通信接收机。

关键词：2～4 GHz直采接收机；ADF4351；ADL5380

0引言

伴随着集成电路的迅猛发展，通信接收机技术也正向着小型化、宽带化和高频化方向发展。由于接收机在整个系统的最前端，其性能的好坏直接关系到整个通信系统通信质量。目前国内外对超宽带射频接收机都进行了研究，特别是在20～3 600 MHz的宽带接收机已广泛用于各类监测和通信系统中。本文在小型化和低功耗的前提下，基于零中频接收机的基本架构，从射频信道、频率合成和基带处理3个方面对2～4 GHz的宽带接收机进行了设计。基于本设计，可以通过频段拼接或下变频技术，实现20 MHz～8 GHz或是更高频段的接收机前端。

1射频信道设计

超外差射频接收机早在1920年发明至今，凭借其在噪声低、动态范围高、选择性强和抗干扰能力强等诸多优点，被广泛用于各种接收机中。但是由于一次或多次变频，导致其结构大和成本高。因此本设计采用零中频接收机的架构，零中频接收机发展至今，技术已非常成熟，如图1所示，零中频接收机具有电路形式简单、体积小和功耗低等优点。

如图1所示，零中频接收机将从天线接收到的信号经过放大滤波后，与同频率且正交的本振信号混频，得到相互正交的基带信号，即I/Q信号，基带信号通过滤波放大和AD量化后，通过FPGA、DSP处理，形成完整通信系统接收链路[1-5]。

图1 　零中频接收机结构图

为保证AD转换器性能的发挥和足够大的输入动态范围，宽带射频信道前端采用FPGA控制信道增益的方式，通过开关控制，可以实现很低的灵敏度和保证强信号的接收时不会使AD溢出，接收机信道图如图2所示。

图2 　2~4 GHz宽带接收机信道图

天线接收的信号(频率范围2 ～4 GHz)经保护二极管后通过LTCC高低通滤波器，对带外低端的信号进行衰减，随后进入一分二的开关选择网络，2个信号通路分别为低噪声放大器或10 dB模拟衰减电路，然后经过一级高低通滤波器对带外信号进行抑制，随后通过射频的第二级低噪声放大器进行放大，以补偿滤波器的插入损耗，在信道中，通过放大、滤波以及衰减的合理配置，以实现信道的增益控制，调整步进为1 dB。信道增益、噪声系数和输出三阶截断点的仿真结果如图3所示：整个射频信道增益为20.5 dB，实现噪声系数7 dB，输出三阶截断点为27.27 dBm。

图3　2~4 GHz宽带接收机信射频信道仿真图

2频率合成设计

设计中采用零中频的接收机结构，需要的本振频率为2～4 GHz，鉴于小型化的设计思想，采用集成VCO的宽带频率合成器ADF4351[6-9]。ADF4351是ADI公司生产的一款低噪声宽频带PLL，归一化噪声基地为-221 dBc/Hz，VCO输出频率范围为2 200～4 400 MHz，利用内部可编程分频器，输出频率可低至35 MHz。在本设计中，需要2 000～4 000 MHz的本振频率，仅仅是VCO输出不能进行全频段覆盖，故将VCO输出频率分为2 200～4 000 MHz的一分频与4 000～4 400 MHz的二分频的频率组合，提供覆盖2 000～4 000 MHz的全频段本振输出。

根据锁相环设计理论，在VCO压控灵敏度，鉴相器鉴相增益一定的情况下，PLL的设计主要是环路滤波器的设计，利用ADI公司PLL仿真工具ADIsimPLL，采用10 MHz晶振作为参考频率，鉴相频率为100 kHz进行仿真设计，电路图与环路滤波器电路图如图4所示。在4.4 GHz处的相位噪声为-113 dBc/Hz@200 kHz，经过二分频，锁相环在2.2 GHz处的相位噪声达到-119 dBc/Hz@200 kHz，满足小型化监测接收机的技术要求。

图4　 ADF4351电路图

3基带设计

基带变频采用ADI公司的正交解调器ADL5380，其覆盖频率从400 MHz～6 GHz，具有高隔离度和高动态范围的优点，可广泛用于CDMA、W-CDMA、TDSCDMA、PHS、LTE与WiMAX标准的系统中，基带电路图如图5所示。

图5　基带电路图

如图5所示，天线信号经过射频信道的滤波放大处理后，经过ADL5380ACPZ正交解调为I/Q两路信号，分别经过两路带有抗混叠滤波器的放大器LT6600，LT6600-10实现滤波和放大功能，该芯片是一块噪声极低差分放大器和10 MHz低通滤波器，它将一个全差分放大器和一个近似契比雪夫(Chebyshev )频响的4阶10 MHz的低通滤波器集成在一起。大多数差分放大器都需要多个精准的外部元件来对增益和带宽进行修整，且滤波器10 MHz截止频率和通带波纹是在内部设定，无需外部元件，芯片内部还提供了必要的电平移位，用于输出共模电压，I/Q信号经过AD9238双路模数转换器的量化，该芯片采用3.3 V供电，速度可选20 MS/s、40 MS/s和65 MS/s。它可以提供与单通道A/D转换器同样优异的动态性能，但是比使用2个单通道A/D转换器具有更好的抗串扰性能。AD9238的2个ADC通道除了共用内部的电压参考源VREF外，其他基本都是独立的。AD9238采用流水线工作方式，在每个时钟信号的上升沿进行采样，经过7个时钟周期后，数据出现在数据线上。AD9238的输出数据为TTL/CMOS兼容电平，送入FPGA进行FFT和数字处理，实现对信号的接收和处理的全过程。

4 结束语

本文所提出宽带接收机的设计覆盖整个S频段，通过合理的信道、频合、基带设计，实现了低噪声，高动态范围的射频前端，在1 kHz分辨率带宽下，能够发现-135 dBm的微弱信号。本文所设计的基带电路与本振电路的设计可以作为独立模块，用于超外差接收机的可变本振，超宽带接收机数字前端的电路中。本接收机基于零中频接收机的架构优势[10,11]，采用小型化和集成化的器件，能够实现手持式S频段全频段监测接收机，在此基础上，通过合理的下变频设计，可以实现更宽频段的小型化接收机。

参考文献

[1]Behzad R.Design Considerations for Direct-Conversion Receivers[J].IEEE Transactions on Circuits and Systems-II：Analog and Digital Signal Processing,1997,44 (6) :1250-1254.

[2]Abidi A A.Direct-conversion Radio Transceivers for Digital Communications[J].Solid-State Circuits,IEEE Journal of Solid-State Circuits,1995,12(30)：1399-1410.

[3]陈志恒,宋琦明.零中频无线接收机:理想、现实与演化[J].电子产品世界,2002(11A):56-59.

[4]张亮,李亚光.TD- SCDMA终端直接变频收发信机的设计.电子技术应用,2005,31(11):69-72.

[5]曾昭林,王玉华.零中频技术在接收机中的应用[J].通信与广播电视,2003(4):1-7.

[6]冯江华.现代微波PLL跳频源低相位噪声研究与设计[D].西安:电子科技大学,2003：30-35.

[7]马国胜,杨露怡．ADF4350低相噪频率合成器在射频无线通信设备中的应用[J].应用天地,2009，28(4) :65-69.

[8]单月忠,刘太君,叶焱,等.基于ADF4351的频率源设计与实现[J].无线电通信技术,2014，40(6):85-88.

[9]薛军,潘高峰,谢勇.基于ADF4350的多频段信号源的设计与实现[J].无线电工程,2011,41(11)：53-55.

[10]李智群,王志功.零中频射频接收机技术[J].电子产品世界,2004(7)：69-72.

[11]齐青茂,王岩建,张华冲.中频采样全数字接收机的设计与实现[J].无线电通信技术,2012,38(4)：77-80.

Small Front-end Design of a 2~4 GHz Wideband Receiver

YU Jiang,CAO Yun-jian,XIONG Tao

(Guangzhou Haige Communications Group Incorporated Company,Guangzhou Guangdong 510656,China)

Abstract：For ultra-wideband of 2~4 GHz,a method of wideband receiver front-end design is proposed,which includes RF channel design,frequency synthesizer design and baseband circuit design.Given the small size of the design,the RF front-end adopts a zero-IF receiver architecture,uses LTCC filters to realize a noise figure of better than 8 dB,and achieves an output of third-order intercept point better than 27 dBm (low-noise mode).The frequency synthesizer adopts a VCO integrated PLL chip ADF4351,realizing a SSB phase noise better than -110 dBc/Hz @ 200 kHz,and the scanning speed is better than 40 GHz/s.The baseband circuit uses an ADL5380 quadrature demodulator and a 12-bit dual-channel AD converter AD9238,which achieves 20 MHz-bandwidth simultaneous I/Q dual demodulation.By FPGA or DSP processing,it can be widely used in portable miniaturized monitoring receivers or communications receivers.

Key words：2~4 GHz direct sampling receiver; ADF4351; ADL5380

中图分类号：TN911.3

文献标识码：A

文章编号：1003-3114(2016)02-96-3

作者简介：余江 (1985—)，男，硕士研究生，主要研究方向：射频信道技术。曹云建(1981—)，男，高级工程师/硕士研究生，主要研究方向：射频接收机技术。

收稿日期：2015-12-14

doi:10.3969/j.issn.1003-3114.2016.02.25

引用格式：余江，曹云建，熊韬.一种2～4 GHz宽带接收机的小型化前端设计[J].无线电通信技术,2016,42(2):96-98.