基于补偿电路的SRAM读操作跟踪电路设计

李二亮，张立军，李有忠，张其笑，姜 伟，胡玉青

（苏州大学 城市轨道交通学院，江苏 苏州 215000）

根据ITRS的预测，到2014年，存储器面积将占芯片面积的94%[1]。SRAM作为主要的存储器类型之一，具有速度快、功耗低等特点，多年来被广泛应用于各种场合。

SRAM进行读操作时，为了提高速度、降低功耗，通常情况下，只需要在位线电压差达到一定值时打开灵敏放大器，就可以保证存储数据被正确读取，在这过程中，控制灵敏放大器开关的电路是读操作跟踪电路。对于传统型读操作跟踪电路，工艺参数偏差和温度波动都会对其产生一定的影响，导致SRAM可靠性和性能的降低。为了解决这个问题，本文基于补偿电路，在传统型SRAM读操作电路的基础上，提出了一种改进型的SRAM读操作跟踪电路，有效地减小了工艺参数偏差和温度对SRAM读操作所带来的影响。

1 传统的SRAM跟踪电路

6T存储单元是SRAM电路中最常用的结构，如图1所示。MP1和MN3，MP2和MN4分别构成两个反相器，首尾相接形成了一个锁存器，使在不断电的情况下，能够锁存住节点nv0和nv1的数据。

图1 SRAM 6T存储单元结构Fig.1 6T SRAM storage cell

当SRAM进行读操作时，位线(BL,BLB)预充至高电平，WL拉高，MN5和MN6打开，设节点nv1处存储'1'，则节点nv0处为'0'。因此，MN3和MP2打开，MN4和MP1关闭。BL通过MN3和MN5放电，而BLB则维持在高电平，两条位线之间的电压差ΔV通过灵敏放大器放大至输出端口。通常情况下，只需在ΔV达到灵敏放大器的最小分辨电压时，将其打开一段时间即可[2]。过早或过晚打开，分别会造成读出数据错误和读出速度降低、功耗增大等问题。因此，在SRAM中，读操作跟踪电路起着十分重要的作用。

图2（a）为传统的SRAM跟踪电路框图，为了便于阐述，实际电路中的某些电路被省略。传统的SRAM跟踪追踪字线（DWL），时序追踪位线（DBL），时序追踪单元（Dummy cell），以及时序控制电路（FSM Logic）。

传统的SRAM读操作跟踪电路的工作原理主要是，读操作开始时，字线（WL）和时序追踪字线同时被拉至高电平，则与其相连的SRAM cell和Dummy cell被激活，其中Dummy cell可视为预存某一已知数据的SRAM cell。时序追踪字线（DBL）与位线BL开始放电，当DBL电压降低到FSM Logic电路的触发电压ΔV1时，FSM Logic电路会产生一个灵敏放大器驱动信号（SAEN），来控制SA的开闭，使之输出读出数据[3]。另外，可以通过改变DWL上连接的Dummy cell的个数来控制DBL的下降速度，从而控制SA的打开时间。时序关系如图 2（b）所示。

图2 传统读操作跟踪电路方案Fig.2 The scheme of common read tracking circuit for SRAM

考虑到工艺偏差，在CMOS工艺中，一般将晶体管分为快速（FAST）、典型（Typical）、慢速（Slow），对应有快速 NMOS（FN）、典型 NMOS（TN）、慢速 NMOS（SN），对 PMOS 同样适用。当WL和DWL同时打开，BL路径上放电时间是DBL路径和SAEN路径上延时的总和，即图2（a）中，Tbl=T1+T2。由SRAM读操作原理可以知道，BL路径和DBL路径放电时间是主要由NMOS放电速度决定。SAEN路径延时是由NMOS和PMOS起主要作用。因此，PMOS的工艺偏差对于图2（b）中SA读取SRAM cell位线差ΔV的影响不可忽略[4]。在工艺拐点PFNS，即快速PMOS和慢速NMOS，ΔV很有可能最小，并且与在工艺拐点PSNF下的ΔV差距过大。使得在最差工艺拐点情况下，设计裕度过大，直接影响到SRAM读取速度的优化，并给良率的提高带来不利地影响。

另外，由于同一组位线上处于空闲状态的SRAM cell有漏电流的存在，BLB电平被缓慢的拉低，图2（b）中两条位线的电位差增大速度减缓，导致SA读取的位线差ΔV比理想情况的要小[5]。当温度升高，漏电流将随之增大，BLB电平被拉低的更快，以至于有可能因为ΔV过小，而使SA读取错误数据。

随着SRAM往低功耗趋势发展，工作电压VCC随之逐渐降低，使上述两种情况给SRAM良率的提高带来了越来越大的影响[6-7]。如何解决上述两个问题是本文接下来的主要内容。

2 改进型SRAM读操作跟踪电路

图3所示为所设计SRAM读操作跟踪电路框图。针对工艺拐点偏差以及温度对SRAM读操作的影响，在传统跟踪电路的时序跟踪位线DBL上分别加入了两个补偿电路：工艺拐点补偿电路（Corner compensation）和温度补偿电路（Temperature compensation）。

图3 改进型SRAM读操作跟踪电路Fig.3 Proposed read tracking circuit for SRAM

2.1 工艺拐点补偿电路

工艺拐点补偿电路的原理是，在PMOS为快速的情况下，通过对DBL补偿一定的电流，来延迟DBL触发FSM Logic，给BL更多的放电时间，最终达到增大ΔV的目的。减小不同工艺拐点之间ΔV的差距，降低读出数据对工艺拐点的灵敏度，达到提高SRAM良率的目的。

具体电路如图4所示，由3个PMOS晶体管MP3、MP4和MP5构成。DBL被预充为高电平，晶体管MP3关闭。晶体管MP4和MP5栅极接地，一直处于打开状态，形成了一个通路。因此产生电流itotal给DBL提供补偿电流。DBL因为通过Dummy cell放电，电平逐渐降低，当DBL电位降到一定程度时，晶体管MP3打开，形成了一条与MP5分流的通路，因此产生电流ibranch流过MP3。随着DBL电位下降的越低，流经晶体管MP3的电流ibranch越大，这样，注入到DBL的补偿电流icompensation1增速越低，能够保证FSM Logic模块能够正常的被触发，使读操作正常的进行下去。

图4 工艺拐点补偿电路Fig.4 Corner compensation circuit

根据MOS理论可知，当PMOS为快速时，较其他工艺拐点，图4中提供到DBL的补偿电流icompensation1更大，使DBL下降到0的所需时间更长，因此，BL在该工艺拐点放电时间被延长的更多，使图4中所得到的ΔV比传统电路中得到的增大了许多，而在其他工艺拐点下，由于补偿电流相对较小，ΔV的增量也较小。因此，工艺拐点补偿电路缩小了不同工艺拐点ΔV的差值，减小了工艺拐点对ΔV的影响。

2.2 温度补偿电路

与工艺拐点补偿电路工作原理类似，温度补偿电路的工作原理是，在一定温度下，通过给时序追踪位线DBL补偿一定的电流，延迟DBL触发FSM Logic，增加位线BL放电时间，这样，保证位线差ΔV足够大，从而保证读出数据的准确性，提高SRAM良率。

温度补偿电路，如图5所示，晶体管MP6和MP7构成了一个电流镜结构，这两个PMOS长度相同，假设宽度比满足一定的比例为n。MP6的漏极连接至DBL。MP7的漏极接有一组个NMOS，个数与同组位线上SRAM cell个数对应。NMOS的栅极和源极均接地，处于闭合状态，产生漏电流ileakage1，ileakage2，ileakage3…。 MP7 漏极电流为各 NMOS 漏电流的总和，即ileakage=ileakage1+ileakage2+ileakage3+…。 由于温度越高，NMOS产生的漏电流越大，因此，MP7漏极电流ileakage也越大，当ileakage增大到一定值时，电流镜被启动。由电流镜的相关原理可知，MP6的漏极会产生镜像电流，即向DBL提供的补偿电流icompensation2，并且，icompensation2与 ileakage满足 icompensation2=n*ileakage的关系式。当温度越高时，icompensation2越大，DBL被延长的放电时间越长，相比较相同温度下的传统跟踪电路而言，得到的位线差ΔV越大。因此，图5中所示的温度补偿电路可以有效的减小了温度对灵敏放大器输入位线差ΔV的影响。

图5 温度补偿电路Fig.5 Temperature compensation circuit

3 仿真分析

基于SMIC 40 nm工艺，用HSPICE对上述设计的SRAM读操作跟踪电路进行模拟，并测得读操作时，在不同工艺拐点（PFNF， PTNT， PSNS， PFNS， PSNF），不同温度（125 ℃，-40℃），工作电压为1.1 V，灵敏放大器SA读取的（BL，BLB）位线电压差，如表1所示。

表1中，COM表示传统跟踪电路，OP1表示在跟踪电路中仅工艺拐点补偿电路工作，OP2表示在跟踪电路中仅使用温度补偿电路工作，OP1+OP2所设计两个补偿电路均工作。

表1 各工艺拐点和温度下位线电压差Tab.1 ΔV for the proposed read tracking circuit and the common read tracking circuit（mV）

从表1中的第2列和第3列，可以清楚的看出对于温度为125℃下的各工艺拐点，采用工艺拐点补偿电路前后，灵敏放大器SA读入位线电压差ΔV得到了提高，缩小了不同工艺拐点之间ΔV的差距，尤其是PFNS和PSNF之间的差值。通过对第2列和第4列的对比，可以看出，对于各工艺拐点，采用温度补偿电路，ΔV也得到了一定的提高，说明温度补偿电路在一定程度上减小了漏电流的影响。并且在125℃下的补偿效果比-40℃效果更明显。最后，比较第2列和第5列，当跟踪电路中同时采用了温度补偿电路和工艺拐点补偿电路之后，对于不同工艺拐点和温度的情况下，ΔV的差距进一步减小。

图6 补偿前后ΔV分布对比Fig.6 The distribution of in common read tracking circuit are compared with that in the proposed read tracking circuit calculated by monte carlo simulation with 10 000 samples

图6 所示为在125℃，工作电压为1.1 V的情况下，补偿前后，分别通过10 000次蒙特卡罗仿真所得的ΔV分布的柱状图。从图中可以看出，灵敏放大器SA的输入位线差ΔV基本服从正态分布，并且，增加补偿电路后，分布整体向右偏移，分布范围变窄。表2为蒙特卡罗仿真的部分统计结果，第1列和第2列分别为补偿前后ΔV的均值和标准差，补偿后的均值变大，标准差变小；第3列为累积概率为99.73%ΔV的3σ分布区间，补偿后，3σ分布空间的长度变短。因此，图6和表2的仿真结果和统计数据，说明所设计的工艺拐点补偿电路和温度补偿电路有效的减小了灵敏放大器SA输入ΔV对工艺拐点和温度的敏感度。

表2 蒙特卡罗仿真统计结果（mv）Tab.2 Part statistics of 10000 monte carlo simulation runs

4 结 论

基于工艺拐点补偿电路和温度补偿电路，本文提出了一种新型SRAM读操作跟踪电路。该电路可以根据工艺拐点和温度的不同，对传统读操作跟踪电路时序跟踪字线DBL补偿不同的电流，从而减小了不同工艺拐点和温度下灵敏放大器SA输入位线差ΔV的差别。在SMIC 40nm CMOS工艺下进行仿真，并对补偿前后进行了比较，结果表明，补偿电路明显改善了SRAM读操作的稳定性和可靠性。将所设计补偿电路运用到SRAM电路设计中，可提高SRAM良率。

[1]Raj B，Saxena A K，Dasgupta S.Nanoscale FinFET based SRAM cell design:analysis of performance metric，process variation，underlapped FinFET and temperature effect[J].IEEE Circuits and Systems Magazine，2011:38-50.

[2]Lai Y C，Huang SY.Robust SRAM design via BIST-assisted timing-tracking （BATT） [J].IEEE Journal of Solid-State Circuits，2009，44 （2）:642-649.

[3]Arslan U，Mccartney M P，Bhargava M，et al.Variationtolerant SRAM sense-amplifier timing using configurable replica bitlines[C]//IEEE 2008 Custom Integrated Circuits Conference.San Jose， America，2008:415-418.

[4]Nho H，Yoon SS，Wong S.S，et al.Numerical estimation of Yield in Sub-100-nm SRAM Design Using Monte Carlo Simulation[J].IEEE Transactions on Circuits and Systems—II:Express Briefs，2008，55（9）:907-910.

[5]Yabuuchi M，Nii K，Tsukamoto Y，et al.A 45 nm lowstandby-power embedded SRAM with improved immunity against process and temperature variations[C]//IEEE Int.Solid-State Circuits Conf.San Francisco， America，2007:326-327.

[6]Bharadwaj，Amrutur S，Mark A.H.A Replica Technique for Wordline and Sense Control in Low-Power SRAM’s[J].IEEE Journal of Solid-State Circuits，1998，33（8）:1208-1.

[7]ARIJIT B，MAHMUT E S，JOHN P，et al.A Reverse Write Assist Circuit for SRAM Dynamic Write VMIN Tracking using Canary SRAMs [C]//Quality Electronic Design（ISQED）， 2014 15th International Symposium on.Santa Clara， CA，2014:1-8.