一种基于TMS320C6713的捷联惯导系统设计*

卢 刚， 郝顺义， 亢红占

(1.空军工程大学 航空航天工程学院, 陕西 西安 710038；2.陕西华燕航空仪表有限公司, 陕西 汉中 723102)

一种基于TMS320C6713的捷联惯导系统设计*

卢 刚1， 郝顺义1， 亢红占2

(1.空军工程大学 航空航天工程学院, 陕西 西安 710038；2.陕西华燕航空仪表有限公司, 陕西 汉中 723102)

为适应目前捷联惯性导航系统(SINS)实时性好、速度快、精度高、小型化、低功耗发展需求，设计一种DSP+FPGA的捷联惯导系统平台，采用FPGA完成传感器数据采集与控制；采用高性能TMS320C6713 DSP为核心处理器完成航姿解算;介绍了FPGA与DSP数据交互关系；DSP程序采用C语言和汇编语言编写，FPGA设计采用VHDL语言描述；实验证明：设计可行，姿态角误差在0.05°范围内，精度符合设计要求。

捷联惯导系统； 传感器； TMS320C6713 数字信号处理器； 现场可编程门阵列

0 引 言

所谓的捷联惯导系统(strapdown inertial navigation system,SINS)是指将惯性元件—主要是加速度计和陀螺直接安装在载体上的惯导系统，用“数学平台”取代机械平台对惯性元件测量信息进行处理，从而得到载体位置、姿态等信息，但这增加了导航计算机的计算量[1]。随着航空导航技术发展，对于载体的位置、姿态信息的实时性、高精度要求越来越高，导航计算机也朝着体积小、速度快、精度高、低功耗等方向发展。目前，国外有Crossbow公司研制处理器主频达到400 MHz的单板计算机[2]，而国内导航计算机[3～5]对于高性能数字信号处理器(DSP)的使用还比较少，大多数研究使用的是以TI公司通用型DSP作为核心处理器，其运算速度、实时性比起国外高性能处理器的导航计算机有较大差距。

针对捷联惯导航姿解算中矩阵、积分运算量大的特点，应用现代芯片发展成果，使用TI公司的TMS320C6713[6]高性能32位浮点DSP作为捷联惯导平台数据处理器，采用Xilinx公司XC3S50型号的FPGA芯片作为主要控制器，设计实现了一种DSP+FPGA的捷联惯导系统。

1 捷联惯性导航基本原理

图1 捷联惯导系统基本原理Fig 1 Basic principle of SINS

2 捷联惯导系统硬件平台结构设计

捷联惯导系统硬件平台主要是由惯性测量元件(IMU)、数据采集模块、导航数据解算模块等部分组成。IMU信息是捷联惯导平台运行的基础，捷联惯导平台IMU元件包括3只加速度计和3只陀螺仪，3只加速度计和3只陀螺是以其敏感轴相互垂直安装在捷联航姿系统坐标系的右、前、上三个方向对应轴上。IMU测量数据经由FPGA控制的数据采集模块采集输送到导航数据解算模块，即在DSP中进行航姿解算，解算出的结果经由RS-429总线输出送给飞控系统的显控装置。捷联惯导系统硬件平台的结构原理图如图2所示。

图2 硬件结构原理框图Fig 2 Block diagram of hardware structure

2.1 IMU数据采集模块

采用石英挠性加速度计，其输出为模拟信号，因此，需要将加速度计模拟信号转换为数字信号，由FPGA芯片完成数据采集。使用量化器完成加速度计的模拟信号转换为一定频率的脉冲信号，转换的脉冲信号由FPGA进行可逆计数得到数字信号。FPGA时钟使能的方法产生2 kHz低频时钟信号，对可逆计数得到的数字信号进行采样获得导航解算所需要加速度计数据信息，将采样数据缓存在FPGA中。

设计中使用某型光纤陀螺，其输出为RS—422数据格式的数字量信息，陀螺输出数字信号由MAX3490芯片完成电平转换,采用串口管理器芯片XR16C854来实现三路陀螺数据的采集并直接送至DSP的数据总线,从而给DSP提供航姿解算所需格式的陀螺信号.

在IMU数据采集中起到主要控制作用的是FPGA，而3路陀螺、3路加速度计信号采集使用的是电平触发方式，FPGA产生中断电平来触发DSP的INT5中断。在FPGA中设计中断复用逻辑电路，其中，3路陀螺、3路加速度计复用外部中断INT5，这样才能保证6路信号同步实时更新。FPGA设计FIFO端口用以接收3路加速度计信号[8]，XR16C854为FIFO芯片，由FPGA控制好串口的时序设置，数据先进先出，保证了6路信号的时序不出现乱码状况。

2.2 DSP模块

DSP模块是捷联惯导平台航姿解算的核心，DSP的运算速度、精度决定了平台的性能。设计采用的是TI公司TMS320C6713高性能32位浮点型DSP芯片，其工作主频达到225 MHz，最高运算达到1350MFLOPS，即13.5亿次操作，满足航姿解算大量矩阵、积分运算要求；外部有8,16,32 bit寻址，EMIF拥有512 Mbytes的寄存器寻址空间，可与SDRAM,FLASH存储器无缝对接。

C6713没有内部FLASH掉电保存功能，外扩FLASH用于C6713掉电后导航程序存储，采用HY29LV160型号FLASH映射到DSP的CE1空间，起始首地址为0X9000 0000，FLASH的前1 kB空间存放一小段程序，其功能是将FLASH中导航解算程序复制到DSP片内RAM中，DSP上电复位后Bootloader这一小段程序，然后由这段程序来完成导航程序加载。DSP在导航解算中有大量矩阵和积分计算，因此,其内部实时缓存不够用，外扩一片SDRAM。采用MT48LC4M16A2,4M×16 bit的SDRAM，映射到CE2空间，地址范围为0xA00 0000～0xA07F FFFFH。

DSP时钟由外部晶振提供50 MHz频率，经DSP内部PLL 8倍频到400 MHz，再经内部分频提供给CPU和其它外设使用，这样就满足整个系统由同一个时钟源提供频率。DSP工作电压为内核(CVdd)1.2 V，I/O接口(DVdd)3.3 V，由TPS54310芯片得到3.3,1.2 V电压。

2.3 FPGA与DSP接口

整个平台中DSP和FPGA是两个主要信号处理器，二者相辅相成，协调工作。两者要进行大量数据通信，FPGA输出数据经过DSP总线进入DSP芯片，在DSP没有对FPGA数据进行读操作时要保持高阻态，DSP的选通信号为高电平有效的情况下才把数据放到DSP的数据总线上。DSP进行一次航姿解算周期约为0.01 s，DSP设计为每隔0.01 s向FPGA发送一个中断信号，FPGA控制采集的IMU数据传输到DSP进行解算并将解算结果输出。硬件设计中把DSP的16位数据总线与FPGA的16位数据总线一一对应连接。DSP通过AWE,ARE和CE3信号控制串口信号，但是这几个信号不能直接控制串口芯片，而是通过FPGA进行逻辑控制。

DSP处理完的数据通过RS-429总线输出送到飞控显示系统，采用HS3282/3182芯片实现RS—429电平转换； PC与DSP之间通信以RS—232总线形式完成，采用MAX3232来实现。

3 捷联惯导系统软件实现

捷联惯导系统平台的功能通过软件来实现的，系统软件包括2个子系统：FPGA和DSP系统。

1)FPGA模块是采用VHDL语言编程实现功能的。VHDL语言不同于其他软件语言，其拥有语言功能灵活强大、支持高层次的设计抽象、可应用于设计复杂的数字电路系统、不依赖厂商和器件，移植性好。FPGA芯片在整个系统中的主要作用是对所有外设与DSP之间的控制和数据的传输，实现对IMU的信号采样控制、外部数字信号的通信以及与DSP的EMIF进行接口和数据交互。程序编写时可以避开具体器件的结构，对被控对象进行系统级的逻辑行为描述进行系统的设计，其可移植能力和多层次设计描述功能强[9]。

2)DSP在该设计中主要用来完成对IMU数据的处理，解算获得航姿信息，即完成大量的数学运算，没有使用DSP来实现对外设的逻辑控制。其程序包括两部分：一是DSP的Bootloader程序；二是捷联惯导导航程序，实现整个航姿算法，包括IMU的误差补偿、初始对准、捷联航姿解算和导航结果输出等。采用C语言和汇编语言混合编程，捷联算法用C编写，嵌入少量硬件控制的汇编语言，从而提高整个程序的高效性、准确性。

捷联航姿的解算是对IMU数据进行处理，得到载体的速度、位置以及航姿信息。捷联惯导平台上电后，DSP初始化后从FLASH中加载导航程序，然后接收IMU数据进行航姿系统的初始对准(包括粗对准和精对准，主要是利用加速度计调平等方式)，对准完成后，采用四元数法进行捷联航姿解算，最后输出航姿解算结果。其流程图如图3所示。

图3 软件运行流程图Fig 3 Flow chart of software running

4 调试结果与分析

本文设计了一种DSP+FPGA的捷联惯导系统，实现了导航程序的引导加载，对该捷联惯导系统进行了试验调试来验证其功能和效果，通过PC串口接收IMU实测数据和捷联惯导系统平台解算结果，利用Matlab绘制曲线进行数据分析。

图4～图5为系统平台进行140 s时长的静态纯惯导实验时得到的角度和速度误差曲线。

图4 角度误差Fig 4 Angle error

图5 速度误差Fig 5 Velocity error

各导航参数的误差值如表1所示。

表1 导航参数误差
Tab 1 Navigation parameters errors

参数航向角误差(°)俯仰角误差(°)横滚角误差(°)东速误差(m·s-1)北速误差(m·s-1)平均值0.36266-0.01502-0.037820-3.758822.82192均方根值0.365350.017130.0386564.028203.34206最大值0.494000.028200.0543006.054305.51650

对曲线图和数据分析可知,在静态情况下，俯仰角误差为0.015 1°，横滚角误差为0.037 8°，航向角随时间发散，主要原因是缺少外部航向信息；速度在短时间内达到5 m/s，由于惯性导航中速度、位置是通过积分运算得到的，其误差随着时间积累而增大。通过实验调试可知，该设计对于载体的姿态角的精度满足实际需求。由于惯性导航的高度通道是发散的，因此,图中未给出天向速度信息。

5 结束语

以TMS320C6713高性能32位浮点DSP芯片作为捷联惯导平台的核心处理器，利用FPGA的灵活性控制数据采集和外设存储通信，设计实现了体积小、功耗低、航姿解算速度快、精度高的某捷联惯导平台。通过静态试验调试和分析，证明设计达到了捷联航姿的实际要求，由于TMS320C6713的丰富外设接口，设计过程中预留了串行扩展接口用于接入GPS接收机，磁强计等外部导航设备，构成组合导航，这也是下一步研究内容。

[1] 秦永元.惯性导航[M].北京：科学出版社,2007.

[2] Ribes,M,Spahlinger G,Kennler M.0.1deg/h DSP-controlled fiber optic gyroscope[C]∥Ptoceedings of the SPIE:The Internationsl Society for Optical Engineering(USA),1996:199-206.

[3] 许高雁，汤建勋，金世龙.基于DSP和CPLD的小型化导航CPU设计[J].电子技术，2004(9)：14-17.

[4] 杨兴光，李绪友，丛 丽.基于DSP的光纤陀螺捷联导航系统的设计[J].应用科技，2004,31(1)：17-19.

[5] 范振洋，郝顺义，翁大庆.基于DSP/FPGA的光纤捷联航子系统设计[J].计算机测量与控制，2012,20(3)：764-767.

[6] TMS320C6713 Floaying-point digital signal processor[DB].Texas Instruments,2005.

[7] 张宗麟.惯性导航与组合导航[M].北京：航空工业出版社,2000:8.

[8] 李海洋，刘建业，赵 伟.基于FPGA的微小型导航计算机数据采集系统设计[J].微计算机应用，2006,1(1):94-97

[9] 王 彦.基于FPGA的工程设计与应用[M].西安：西安电子科技大学出版社，2007.

Design of a strapdown inertial navigation system based on TMS320C6713*

LU Gang1, HAO Shun-yi1, KANG Hong-zhan2

(1.College of Aeronautics and Astronautics Engineering,Air Force Engineering University,Xi’an 710038,China;2.Shaanxi Huayan Aero-instrument Co Ltd,Hanzhong 723102,China )

To adapt to development needs for good real-time,fast speed,high precision,small size,low power consumption,of current SINS design a DSP + FPGA SINS platform,use FPGA to complete sensor data acquisition and control;use high performance TMS320C6713 DSP as the core processor to complete attitude and heading reference system(AHRS); describe interaction relationship between FPGA and DSP; DSP programs are compiled by C language and assembly language,FPGA design is described using VHDL language; test proves the design is feasible,the errors of attitude angle is within 0.05,the precision is up to design criterion.

strapdown inertial navigation system (SINS)； sensor； TMS320C6713 DSP； FPGA

10.13873/J.1000—9787(2015)10—0104—03

2015—03—18

总装备部预研基金资助项目(102080501)；航空科学基金资助项目(20100818015)

TP 273

: A

: 1000—9787(2015)10—0104—03

卢 刚(1988-),男，湖北黄冈人，硕士研究生，学科专业是控制科学与工程，现在研究方向为惯性导航与组合导航。