GNSS信号仿真平台中频信号源硬件平台设计及实现

赵 杨

(中国电子科技集团公司第五十四研究所，河北 石家庄050081)

0 引 言

随着GNSS系统建设和应用的日益广泛，对GNSS信号仿真平台的研究和应用需求也处于不断的升温之中。GNSS信号仿真平台包括上位机处理单元、中频信号产生处理单元和射频信号产生处理单元，因此有关GNSS中频信号源设计的研究工作是GNSS信号仿真平台必不可少的研究课题[1]。

本文主要是研究GNSS中频信号源硬件平台的设计及实现，包括总体方案设计、原理图的设计、PCB的绘制以及硬件平台的验证和功能级测试。

1 总体设计

本设计中，GNSS中频信号源硬件平台采用FPGA+DSP+PXIE的处理器架构，以PXIE板卡的形式插入到NI机箱中，总体设计框图如图1所示。

中频信号产生处理单元通过PXIE接口，读取上位机软件单元模拟产生的相应系统相应频点的各卫星导航电文和卫星观测数据，并存入到SRAM中；DSP读取这些原始数据，进行计算得到相应的卫星信号控制字，控制FPGA内部的数字信号合成模块生成相应系统相应频点的卫星导航数字中频信号，并经DAC和射频模块，最终生成相应的卫星导航信号。

图1 中频硬件平台的总体设计框图

2 原理图设计

2.1 电源模块设计

本设计中，中频硬件电路是通过NI机箱的插槽供电，选用的是其中12V/4A和3.3V/6A作为输入电压，其中各主要芯片的功耗统计如表1所示。

因此，设计了如图2的电源解决方案。其中12V到3.3V、2.5V和1V压差较大，且FPGA所需的2V和1V的输入电流较大，因此选用的是开关电源设计；3.3V到1.8V和1.2V压差较小，且输出电流较小，基于成本上的考虑选用的是稳压电源LDO芯片的设计。

表1 中频硬件电路各主要芯片的功耗统计

图2 电源模块设计方案

2.2 DSP模块电路设计

DSP选用的是TI公司的TMS320C6713芯片，它是一款32位浮点DSP，最高主频达到300 MHz[2].

DSP最小系统电路设计，包括时钟电路、复位电路、配置电路和JTAG调试电路，如图3所示。

图3 DSP最小系统电路设计

C6713具有一个32位的EMIF接口，最多可支持4个存储空间的扩展，#CE0～#CE3，每个存储空间的寻址范围是256 M.本设计中，将DSP FLASH分配到#CE1空间，存储DSP的上电运行程序，FPGA是作为一个32位的异步SRAM分配到#CE3空间，用来和FPGA进行EMIF通信，电路设计如图4所示。

2.3 FPGA模块电路设计

FPGA是整个中频硬件电路的控制核心，选用的是XILINX公司的一款高性能的Virtext-6系列的XC6VLX240T。该芯片主频约为700 MHz，资源相对比较丰富，内部共有20个BANK[3].

其中BANK0上是FPGA的专用管脚，用来连接JTAG调试电路和FPGA配置电路，如图5所示。

BANK24和 34上各有两对全局时钟输入管脚，分别引入了NI机箱插槽和有源晶振提供的10 MHz时钟；这两个BANK I/O管脚还接入了BPI模式配置的PROM，以存储FPGA上电运行的程序。

图6 BANK24和34 I/O管脚连接图

另外，BANK25，26和36管脚接的是DSP EMIF接口的32位数据线、20位地址线和控制线，用来和DSP进行EMIF通信。BANK12，13，14，15，16和23管脚接的是4个2 MB的SRAM ，用来存储上位机传送下来的原始卫星观测数据和导航电文，以及后面DSP计算得到的相应的卫星信号控制字。BANK114和115管脚连接PXIE接口的控制线和数据线。

2.4 PXIE接口电路设计

PXIE接口基于PCIE的总线协议，每个差分信号对单方向最高能达到250 MB/s的传输速度，相比PCIE接口，机械结构有变化，且增加了时钟同步和触发信号线。

本设计中选用的是XP3/XJ3和XP4/XJ4接口，以同NI PXIE 1075机箱的PXIE插槽或混合插槽进行连接，各个管脚所表示的含义如图7所示[4-6]。

目前国内PXIE应用还不是很广泛，本文基于成本和PCB布局布线难易程度的考虑，采用XILIN XFPGA自带的硬核作为PXIE通信解决方案。XJ3接口采用X2总线配置方式，分别有两对发送和接收差分对，XJ4接口上主要是时钟和同步触发线，电路设计分别如图8和图9所示[7]。

图7 PXIE XP3/XJ3和XP4/XJ4各个管脚定义

3 PCB绘制

本文选用的NI的3U的PXIE机箱，中频硬件电路板尺寸规定为200×100 mm.基于管脚密度和PCB布线难易程度考虑，采用12层设计结构，包括6个信号层，2个电源层和4个地层，层级结构如表2所示。

表2 中频硬件电路板层级结构

PCB普通的信号线线长和线间距均为4.5 mil，信号层的电源和地走线均为50 mil，对于PXIE接口的高速差分对，设置成等长线进行处理，对于走线长度相差较大的差分对，采用蛇形走线处理，使得偏差值在2 mil之内。

图8 PXIE XJ4接口原理图设计

图9 PXIE XJ4接口原理图设计

4 测试及验证

本文以模拟产生GALILEO E1 OS中频信号为例来验证本设计中频信号源硬件平台的可用性和可靠性。模拟产生的GALILEO E1 OS中频信号的频谱仪观测结果,如图10所示，同CBOC调制理论频谱一样，在距中心频率+/-1 MHz处均实现了频谱剥离；在距中心频率+/-6 MHz处由于BOC(6,1)信号的影响，有功率的增强[8]。

图10 GNSS信号仿真平台总体集成图

选用NOVALTA公司的FlexPak6TM接收机对本文产生的GALILEO E1 OS中频信号射频电路模块生成的射频信号进行接收，接收结果如图11所示。从图中可以看出，接收机对GALILEO E1 OS信号能够稳定的跟踪和锁定。

图11 NOVALTA FlexPak6TM接收机观测结果

5 结束语

本文完成了GNSS信号仿真平台中频信号源的硬件设计及实现，包括中频硬件电路的原理图设计和PCB绘制。并以模拟生成GALILEO E1 OS信号为例，从信号和系统级别验证了所生成的GALILEO E1 OS信号的功能级别的正确性和可用性，从而验证了本文设计的GNSS中频信号源硬件平台的正确性和可用性。

[1]胡洪涛.多体制GNSS信号模拟器中频信号源硬件设计与实现[D].北京：北京航空航天大学,2013.

[2]TEXAS INSTRUMENTS.TMS320C6713B data sheet [R].2004.

[3]XILINX.Virtex-6 FPGA packaging and pinout specifications[R].2010.

[4]NI.18-Slot PXI express chassis for PXI and PXI express modules NI PXIe-1075[R].2012.

[5]PXI SYATEMS ALLIANCE .PXI express hardware specification revision 1.0[R].2005.

[6]PXI SYSTEMS ALLIANCE.PCI express base specification revision 1.1[R].2005.

[7]周润景、刘梦男,苏良昱，等.Cadence高速电路板设计与仿真——原理图与PCB设计[M].4版.电子工业出版社，2011.

[8]EUROPEAN SPACE AGENCY.European GNSS (Galileo)open service signal in space interface control document[R].2010.