信号完整性对于高速电路设计的重要性分析

廖传柱

1 信号完整性基础理论在高速电路设计中的应用和发展现状

在延迟、反射、串扰、时序、振荡等几个方面都能体现出信号的完整性。信号完整性一般在系统工作在50MHz时会出现问题，而这种问题会在器件频率及系统不断加速运转的过程中更加明显。信号完整性出现问题一般是由多方面原因引起的，高速信号的布线、PCB板中元器件的布局以及PCB板和元器件的参数等因素都可能影响系统正常稳定的工作状态。与过去相比，现在的应用硬件与软件的种类、属性、质量等都有所改变。(1)IC芯片的体积越来越小，其接入线路越来越复杂，数目也越来越多;同时，信号频率也在不断提高。(2)中央处理器的运行频率越来越高，这就使得信号边沿运行产生了一定的风险。由于此类高速运行的硬件性能的提高不易实现，所以通常在对待信号传输问题上会出现漏洞。(3)高速电路中的信号完整性是由面板上众多硬件的性能差距共同导致的。信号振铃和环绕振荡来源于电容的敏感性，其中欠阻尼状态下就会产生振铃，过阻尼状态就出现了环绕振荡［1］。电源与负载极阻抗的不对应会产生信号的反射，前者小于后者将会出现反射正电压的情况，反之则会出现反射负电压。

2 信号完整性对于高速电路设计的意义

伴随着集成电路规模的扩大、板面内线路密度的增加、时钟速率的增加，信号完整性是高速电路设计中的重要一环，其对于高速电路设计的重要意义可以归纳为三点:(1)能有效地提高硬件设计的水平，尤其对于信号匹配类型的科学选定，以及连接器信号的分布确认等。(2)解决高速电路板设计的难题，有利于对不同频率的信号质量做好前期的确认分析。(3)在信号质量出现问题以后能快速定位和诊断以排除故障。

3 导致信号完整性出现问题的因素

3.1 传输线反射

信号在传输线中传导时，被瞬时的阻抗所阻碍，其必然在第一时间发生反射，对之后的信息进行反弹;同时，其余的信息由于被进行了削减，所以会在失真的情况下进行继续传播，这样信号的强度与质量均无法保证了。传输线的信号反射可能出现在连线的任何位置，其阻抗源以及反射规模的测定需要专业工具来进行，检测的结果通过合理分析就能完成满足系统性能要求的设计。一者要确保阻抗的固定;二者也要保持阻抗在可控范围内，且能适时调整。

3.2 串扰

在一般网络环境中，信号传播的指向性也会出现偶然的偏差。串扰有以下几个显著的特点:(1)串扰存在着根本的偶然性，由于其自身的相互特点，所以干扰源与被干扰者相互存在，且位置可逆。(2)串扰依赖于连线的属性，线间距越大，串扰程度越小;连线的平行长度越长，串扰程度越大。(3)串扰呈现周期性与信号频率成正比。(4)在其他条件一定的情况下，电路负载越大，串扰程度越高。对于串扰的问题，有几点预防和减轻的通用办法:(1)将端接匹配应用到高速信号线中，以减轻反射的方法侧面减轻串扰。(2)扩大线间距或减少连线的平行长度，从本质属性上根本减少串扰。(3)在串扰双线中间加入地线，通过第三方的方式分担信息，吸收电流，从而减轻串扰。

3.3 电磁干扰

在板级时钟频率达到百兆赫兹以上时就会出现电磁干扰的现象。常见的电磁干扰源有两种，一是差分信号转换成模拟信号后在外部电缆输出的情况，二是电路板上的地弹在外部单端屏蔽上产生共模电流［2］。

4 保证信号完整性的方法

4.1 阻隔元件

依据PCB板上的元件边值的差异，对有风险的元器件进行空间阻隔，在PCB板中将电源、某端口等位置部件进行布局阻隔，可以选择在隔离一区中设置时钟和数据转换器在相邻于噪声器件的附近。噪声将会耦合到敏感电路。在隔离的另一个位置做有效的电路隔离将有利于系统设计的信号完整性。

4.2 进行终端匹配、反射以及阻抗操作

设计高速电路的过程中容易出现问题的就是信息完整性方面的缺失，而造成信息完整性缺失多是由终端匹配以及阻抗控制引起的。(1)发射设备的输出端及接收设备的输入端之间出现数字信号反射的状况，而被反射的数字信号经弹回后沿线的两端传播，并不断吸收，最终消失。(2)传输线在反射信号的作用下会出现响铃效应，进而对信号时延以及电压产生影响，导致信号恶化的严重后果。(3)失配信号传输的方式不恰当，容易造成辐射信号环境的状况。解决以上问题需要几个综合性的办法相配合。通过终端电阻值减少克服阻抗不匹配的问题，主要措施可以通过串联多个电阻的方式解决。一些反射的能量会被终端电阻吸收，而且终端电阻还会对信号上升所需要的时间产生影响。进行阻抗匹配的操作虽然只会对一些影响因素进行清理，但是在终端阻抗的作用下，利用合适的器件能达到保护信号的完整性的效果。

5 信号的完整性仿真分析措施以及工具

5.1 SPICE 仿真模拟

早在20世纪70年代，SPICE仿真模拟技术就产生了。由于硬件的更新换代以及技术的不断进步，加之对分析完整精确性的要求提高，SPICE仿真模拟也在积极进行升级换代，Pspice的出现就是很好的证明［3］。SPICE仿真模拟凭借其精密的元件模拟技术，能对几乎所有的电路进行模拟分析。SPICE仿真模拟系统由无源器件、半导体元件、数个电源装置构成。SPICE仿真模拟可以专门解决电压比较器的电路模拟，且对多种电路都能进行较为精确的模拟。虽然SPICE仿真模拟在模拟技术上有着不可代替的作用，但在对板极进行仿真模拟的问题上，其存在着严重的不足。一方面表现在其应用的复杂程度，即对于大规模和超大规模集成电路的应用而言，制作成本太高且过程繁琐;另一方面则是SPICE仿真模拟模型格式没有统一标准，由于其着眼于元件特性，所以不同的模拟模型往往不兼容。

5.2 IBIS模型

与SPICE仿真模拟不同，IBIS模型的优势是能使宏观的数据分析更加顺畅，其信号完整性的测试也更加直观。(1)与SPICE仿真相比，IBIS模型的效率更高，且不存在收敛性问题。(2)由于IBIS模型建立中，其对于数据的获得以及绘制表格都是直接测得的，能够使其操作几乎不依靠设计生产者，这就为制作提供了极大的便利，操控性也增强。(3)IBIS模型具有统一的标准，仿真器以及各种器件的获得更加便捷、稳定［4］。

［1］方国华，刘文斌，余志勇.基于IBIS的模型信号完整性仿真分析［J］.计算机科学与技术，2004(6):68－71.

［2］李朝辉.高速数字电路的设计与仿真［D］.秦皇岛:燕山大学，2006.

［3］朱滔.信号完整性原则在高速设计中的应用［J］.现代有限传输，2003(2):58－62.

［4］李勇明.高频PCB设计中出现的干扰分析及对策［J］.电子工艺技术，2003(1):13－15.