高速采样及恢复系统的设计与实现

韩建　何学兰　魏运锋

摘要： 数据采集和信号恢复系统是信号与信息处理系统中不可或缺的重要组成部分，是计算机与外部世界联系的桥梁，也是获取信息的重要途径。研究设计了一种高速采集及恢复系统，以芯片ADS830E为采样系统核心，芯片AD9708为恢复系统核心，并对系统进行了测试验证，无明显失真现象。具有采集速率快、存储容量大、传输时延小、稳定性高等优点。

关键词： 采集及恢复系统； 高速； 测试验证

中图分类号： TN 911.72文献标志码： Adoi： 10.3969/j.issn.10055630.2014.01.008

引言

信号采集及恢复技术是信息科学的一个重要分支，它研究信息数据的采集、存储、处理控制以及恢复，并且随着科技的发展和社会的进步，各种数据的实时采集和处理技术越来越先进，在现代工业控制和科学研究中己成为必不可少的部分[1]。采样电路的重要性在于它在连续信号和离散信号所起的桥梁作用[2]。在一定条件下，一个连续信号可以由采样点完全地恢复出来，提供了用一个离散信号来表示一个连续信号的基础。在很多方面，离散信号的处理比连续信号更加灵活，因此需要高性能的信号采样和恢复系统[3]。

1数字信号处理系统的构成

如图1所示，数字信号处理涉及三个步骤：信号的采样和量化、数字信号处理和信号恢复。采样、量化部分主要功能是将连续信号转为离散信号，并转换为数字量。它由三个部分组成，即抗混叠低通滤波器、采样保持电路和A/D转换器。数字信号处理器是数字滤波器的核心，它实现信号处理的算法，对量化的信号进行处理。采用可编程逻辑器件（FPGA）作为数字信号处理器，应用硬件描述语言实现数字滤波器功能，信号恢复部分是将处理得到的离散数字信号转化为模拟离散信号，再恢复为模拟连续信号。

2信号采样电路的设计

在实际采样系统中，信号经过采样后，其频率分量随着频率的的增加而不断地衰减，且在等于采样频率一半处衰减为零。所以在不做均衡的情况下，必须保证采样频率足够高。模拟信号采样前必须先进行抗混叠滤波器，但是在设计系统中没有理想的低通滤波器[45]，所以抗混叠低通滤波器的截止频率必须小于采样频率的一半，否则过渡带衰减不足，可能会引入混叠干扰[4]。整个模拟信号采样电路由模拟抗混叠低通滤波器、采样保持电路和A/D转换电路组成，如图2所示。采样保持电路和A/D转换电路采用芯片。ADS830E是一个8位流水线式的A/D转换芯片，且带有采样保持功能。该芯片的最高转换频率为60 MHz，符合本文中设计的高速采样要求。

模拟信号经过抗混叠滤波器后进行采样和A/D转换电路后将数据送入FPGA处理。硬件电路如图3所示。采样保持及A/D转换电路集中在一块芯片ADS830E上，如图3（a）所示。抗混叠低通滤波器的截止频率6 kHz，硬件电路如图3（b）所示。

3数字信号处理器

FPGA除了实现对A/D、D/A的控制、采集数据的存储以及传输，还要实现数字滤波器的功能。本系统要求能够对信号进行低间隔、高密度的采集，而且速度快，数据量大，因此要严格控制整个时序，FPGA起到整个时序控制的核心作用。此外，运用硬件描述语言实现FIR滤波器，实现算法如图4所示。

4信号恢复电路的设计

数字信号的恢复电路由D/A转换电路和信号恢复低通滤波器组成，设计框图如图5示。D/A转换电路采用芯片AD9708，该芯片为8位的D/A转换器，最大转换速率125 MHz。恢复低通滤波器的截止频率同理应该小于采样频率的一半，信号恢复模拟低通滤波器同样为运算放大器组成的有源低通滤波器[68]。硬件电路结构如图6（a）、（b）所示。

5系统测试及分析

输入不同频率的正弦波，观测输出正弦波的幅度，同时比较输入、输出波形，得出输入、输出波形的相位差。

由于输出波形肯定滞后于输入波形，所以相位差必然为负数。为了更精确地得到相位关系，测试时不直接在示波器上测试，而是将数字示波器各组波形存储在计算机上，在计算机上采用示波器软件Ultrascope，用时间轴测出两个对应的峰值的时间差，根据输入的正弦频率，计算出相位差如图7所示，输入正弦频率60 kHz，输出应该滞后于输入波形，用两个时间轴分别对准输入输出信号对应的波峰，读出时间差为12.47 μs，那么这两个波形的相位差为-269.352°。

6结论

通过测试可知，本文实现了高速采样及恢复系统的设计，无明显的失真现象。在过渡带频率的信号衰减大于理论衰减，这是由抗混叠滤波器和信号恢复滤波器的衰减引起，但偏大的衰减出现在过渡带，不影响滤波器性能。这表明，抗混叠滤波器和信号恢复滤波器会影响系统特性，设计时应注意选择这两个滤波器的指标。另外电源的纹波引入干扰会影响滤波器性能，在实际应用中应选择使用纹波小的电源。

参考文献：

[1]马军.高速高性能数据采集系统的实现方法[J].现代电子技术，2007，21（7）：130131.

[2]李锦明，谢绪煜.基于FPGA的FIR滤波器系统的设计[J].化工自动化及仪表，2011，34（8）：44.

[3]于瀛洁，郭路，周文静.数字全息位相拼接实验研究[J].光学仪器，2011，33（4）：5559.

[4]杨林楠，李红刚，张丽莲，等.基于FPGA的高速多路数据采集系统的设计[J].计算机工程，2007，33（7）：246248.

[5]王东旭，潘广祯.MATLAB及其在FPGA中的应用[M].北京：国防工业出版社，2006.

[6]毛磊，李勇，马利红，等.显微数字全息图相位的滤波法提取[J].光学仪器，2012，34（4）：1620.

[7]刘正，黄战华，刘书桂.基于SDRAM的高分辨力高速图像缓存[J].光学仪器，2006，28（6）：4953.

[8]张长春，王志功，郭宇峰，等.高速时钟与数据恢复电路技术研究[J].电路与系统学报，2012，17（3）：6064.

摘要： 数据采集和信号恢复系统是信号与信息处理系统中不可或缺的重要组成部分，是计算机与外部世界联系的桥梁，也是获取信息的重要途径。研究设计了一种高速采集及恢复系统，以芯片ADS830E为采样系统核心，芯片AD9708为恢复系统核心，并对系统进行了测试验证，无明显失真现象。具有采集速率快、存储容量大、传输时延小、稳定性高等优点。

关键词： 采集及恢复系统； 高速； 测试验证

中图分类号： TN 911.72文献标志码： Adoi： 10.3969/j.issn.10055630.2014.01.008

引言

信号采集及恢复技术是信息科学的一个重要分支，它研究信息数据的采集、存储、处理控制以及恢复，并且随着科技的发展和社会的进步，各种数据的实时采集和处理技术越来越先进，在现代工业控制和科学研究中己成为必不可少的部分[1]。采样电路的重要性在于它在连续信号和离散信号所起的桥梁作用[2]。在一定条件下，一个连续信号可以由采样点完全地恢复出来，提供了用一个离散信号来表示一个连续信号的基础。在很多方面，离散信号的处理比连续信号更加灵活，因此需要高性能的信号采样和恢复系统[3]。

1数字信号处理系统的构成

如图1所示，数字信号处理涉及三个步骤：信号的采样和量化、数字信号处理和信号恢复。采样、量化部分主要功能是将连续信号转为离散信号，并转换为数字量。它由三个部分组成，即抗混叠低通滤波器、采样保持电路和A/D转换器。数字信号处理器是数字滤波器的核心，它实现信号处理的算法，对量化的信号进行处理。采用可编程逻辑器件（FPGA）作为数字信号处理器，应用硬件描述语言实现数字滤波器功能，信号恢复部分是将处理得到的离散数字信号转化为模拟离散信号，再恢复为模拟连续信号。

2信号采样电路的设计

在实际采样系统中，信号经过采样后，其频率分量随着频率的的增加而不断地衰减，且在等于采样频率一半处衰减为零。所以在不做均衡的情况下，必须保证采样频率足够高。模拟信号采样前必须先进行抗混叠滤波器，但是在设计系统中没有理想的低通滤波器[45]，所以抗混叠低通滤波器的截止频率必须小于采样频率的一半，否则过渡带衰减不足，可能会引入混叠干扰[4]。整个模拟信号采样电路由模拟抗混叠低通滤波器、采样保持电路和A/D转换电路组成，如图2所示。采样保持电路和A/D转换电路采用芯片。ADS830E是一个8位流水线式的A/D转换芯片，且带有采样保持功能。该芯片的最高转换频率为60 MHz，符合本文中设计的高速采样要求。

模拟信号经过抗混叠滤波器后进行采样和A/D转换电路后将数据送入FPGA处理。硬件电路如图3所示。采样保持及A/D转换电路集中在一块芯片ADS830E上，如图3（a）所示。抗混叠低通滤波器的截止频率6 kHz，硬件电路如图3（b）所示。

3数字信号处理器

FPGA除了实现对A/D、D/A的控制、采集数据的存储以及传输，还要实现数字滤波器的功能。本系统要求能够对信号进行低间隔、高密度的采集，而且速度快，数据量大，因此要严格控制整个时序，FPGA起到整个时序控制的核心作用。此外，运用硬件描述语言实现FIR滤波器，实现算法如图4所示。

4信号恢复电路的设计

数字信号的恢复电路由D/A转换电路和信号恢复低通滤波器组成，设计框图如图5示。D/A转换电路采用芯片AD9708，该芯片为8位的D/A转换器，最大转换速率125 MHz。恢复低通滤波器的截止频率同理应该小于采样频率的一半，信号恢复模拟低通滤波器同样为运算放大器组成的有源低通滤波器[68]。硬件电路结构如图6（a）、（b）所示。

5系统测试及分析

输入不同频率的正弦波，观测输出正弦波的幅度，同时比较输入、输出波形，得出输入、输出波形的相位差。

由于输出波形肯定滞后于输入波形，所以相位差必然为负数。为了更精确地得到相位关系，测试时不直接在示波器上测试，而是将数字示波器各组波形存储在计算机上，在计算机上采用示波器软件Ultrascope，用时间轴测出两个对应的峰值的时间差，根据输入的正弦频率，计算出相位差如图7所示，输入正弦频率60 kHz，输出应该滞后于输入波形，用两个时间轴分别对准输入输出信号对应的波峰，读出时间差为12.47 μs，那么这两个波形的相位差为-269.352°。

6结论

通过测试可知，本文实现了高速采样及恢复系统的设计，无明显的失真现象。在过渡带频率的信号衰减大于理论衰减，这是由抗混叠滤波器和信号恢复滤波器的衰减引起，但偏大的衰减出现在过渡带，不影响滤波器性能。这表明，抗混叠滤波器和信号恢复滤波器会影响系统特性，设计时应注意选择这两个滤波器的指标。另外电源的纹波引入干扰会影响滤波器性能，在实际应用中应选择使用纹波小的电源。

参考文献：

[1]马军.高速高性能数据采集系统的实现方法[J].现代电子技术，2007，21（7）：130131.

[2]李锦明，谢绪煜.基于FPGA的FIR滤波器系统的设计[J].化工自动化及仪表，2011，34（8）：44.

[3]于瀛洁，郭路，周文静.数字全息位相拼接实验研究[J].光学仪器，2011，33（4）：5559.

[4]杨林楠，李红刚，张丽莲，等.基于FPGA的高速多路数据采集系统的设计[J].计算机工程，2007，33（7）：246248.

[5]王东旭，潘广祯.MATLAB及其在FPGA中的应用[M].北京：国防工业出版社，2006.

[6]毛磊，李勇，马利红，等.显微数字全息图相位的滤波法提取[J].光学仪器，2012，34（4）：1620.

[7]刘正，黄战华，刘书桂.基于SDRAM的高分辨力高速图像缓存[J].光学仪器，2006，28（6）：4953.

[8]张长春，王志功，郭宇峰，等.高速时钟与数据恢复电路技术研究[J].电路与系统学报，2012，17（3）：6064.

摘要： 数据采集和信号恢复系统是信号与信息处理系统中不可或缺的重要组成部分，是计算机与外部世界联系的桥梁，也是获取信息的重要途径。研究设计了一种高速采集及恢复系统，以芯片ADS830E为采样系统核心，芯片AD9708为恢复系统核心，并对系统进行了测试验证，无明显失真现象。具有采集速率快、存储容量大、传输时延小、稳定性高等优点。

关键词： 采集及恢复系统； 高速； 测试验证

中图分类号： TN 911.72文献标志码： Adoi： 10.3969/j.issn.10055630.2014.01.008

引言

信号采集及恢复技术是信息科学的一个重要分支，它研究信息数据的采集、存储、处理控制以及恢复，并且随着科技的发展和社会的进步，各种数据的实时采集和处理技术越来越先进，在现代工业控制和科学研究中己成为必不可少的部分[1]。采样电路的重要性在于它在连续信号和离散信号所起的桥梁作用[2]。在一定条件下，一个连续信号可以由采样点完全地恢复出来，提供了用一个离散信号来表示一个连续信号的基础。在很多方面，离散信号的处理比连续信号更加灵活，因此需要高性能的信号采样和恢复系统[3]。

1数字信号处理系统的构成

如图1所示，数字信号处理涉及三个步骤：信号的采样和量化、数字信号处理和信号恢复。采样、量化部分主要功能是将连续信号转为离散信号，并转换为数字量。它由三个部分组成，即抗混叠低通滤波器、采样保持电路和A/D转换器。数字信号处理器是数字滤波器的核心，它实现信号处理的算法，对量化的信号进行处理。采用可编程逻辑器件（FPGA）作为数字信号处理器，应用硬件描述语言实现数字滤波器功能，信号恢复部分是将处理得到的离散数字信号转化为模拟离散信号，再恢复为模拟连续信号。

2信号采样电路的设计

在实际采样系统中，信号经过采样后，其频率分量随着频率的的增加而不断地衰减，且在等于采样频率一半处衰减为零。所以在不做均衡的情况下，必须保证采样频率足够高。模拟信号采样前必须先进行抗混叠滤波器，但是在设计系统中没有理想的低通滤波器[45]，所以抗混叠低通滤波器的截止频率必须小于采样频率的一半，否则过渡带衰减不足，可能会引入混叠干扰[4]。整个模拟信号采样电路由模拟抗混叠低通滤波器、采样保持电路和A/D转换电路组成，如图2所示。采样保持电路和A/D转换电路采用芯片。ADS830E是一个8位流水线式的A/D转换芯片，且带有采样保持功能。该芯片的最高转换频率为60 MHz，符合本文中设计的高速采样要求。

模拟信号经过抗混叠滤波器后进行采样和A/D转换电路后将数据送入FPGA处理。硬件电路如图3所示。采样保持及A/D转换电路集中在一块芯片ADS830E上，如图3（a）所示。抗混叠低通滤波器的截止频率6 kHz，硬件电路如图3（b）所示。

3数字信号处理器

FPGA除了实现对A/D、D/A的控制、采集数据的存储以及传输，还要实现数字滤波器的功能。本系统要求能够对信号进行低间隔、高密度的采集，而且速度快，数据量大，因此要严格控制整个时序，FPGA起到整个时序控制的核心作用。此外，运用硬件描述语言实现FIR滤波器，实现算法如图4所示。

4信号恢复电路的设计

数字信号的恢复电路由D/A转换电路和信号恢复低通滤波器组成，设计框图如图5示。D/A转换电路采用芯片AD9708，该芯片为8位的D/A转换器，最大转换速率125 MHz。恢复低通滤波器的截止频率同理应该小于采样频率的一半，信号恢复模拟低通滤波器同样为运算放大器组成的有源低通滤波器[68]。硬件电路结构如图6（a）、（b）所示。

5系统测试及分析

输入不同频率的正弦波，观测输出正弦波的幅度，同时比较输入、输出波形，得出输入、输出波形的相位差。

由于输出波形肯定滞后于输入波形，所以相位差必然为负数。为了更精确地得到相位关系，测试时不直接在示波器上测试，而是将数字示波器各组波形存储在计算机上，在计算机上采用示波器软件Ultrascope，用时间轴测出两个对应的峰值的时间差，根据输入的正弦频率，计算出相位差如图7所示，输入正弦频率60 kHz，输出应该滞后于输入波形，用两个时间轴分别对准输入输出信号对应的波峰，读出时间差为12.47 μs，那么这两个波形的相位差为-269.352°。

6结论

通过测试可知，本文实现了高速采样及恢复系统的设计，无明显的失真现象。在过渡带频率的信号衰减大于理论衰减，这是由抗混叠滤波器和信号恢复滤波器的衰减引起，但偏大的衰减出现在过渡带，不影响滤波器性能。这表明，抗混叠滤波器和信号恢复滤波器会影响系统特性，设计时应注意选择这两个滤波器的指标。另外电源的纹波引入干扰会影响滤波器性能，在实际应用中应选择使用纹波小的电源。

参考文献：

[1]马军.高速高性能数据采集系统的实现方法[J].现代电子技术，2007，21（7）：130131.

[2]李锦明，谢绪煜.基于FPGA的FIR滤波器系统的设计[J].化工自动化及仪表，2011，34（8）：44.

[3]于瀛洁，郭路，周文静.数字全息位相拼接实验研究[J].光学仪器，2011，33（4）：5559.

[4]杨林楠，李红刚，张丽莲，等.基于FPGA的高速多路数据采集系统的设计[J].计算机工程，2007，33（7）：246248.

[5]王东旭，潘广祯.MATLAB及其在FPGA中的应用[M].北京：国防工业出版社，2006.

[6]毛磊，李勇，马利红，等.显微数字全息图相位的滤波法提取[J].光学仪器，2012，34（4）：1620.

[7]刘正，黄战华，刘书桂.基于SDRAM的高分辨力高速图像缓存[J].光学仪器，2006，28（6）：4953.

[8]张长春，王志功，郭宇峰，等.高速时钟与数据恢复电路技术研究[J].电路与系统学报，2012，17（3）：6064.