L/S/C波段低相噪、单片锁相频率源实现

刘 余，冯晓东

(重庆邮电大学电信业务支撑系统研究所，重庆 400065)

射频通信技术在通信业扮演着重要的角色，卫星通信、手机通信、航天飞机、电子对抗、雷达等都离不开射频通信技术。其核心模块—频率源的发展趋势为低相噪、低杂散、快速变频、低功耗、高集成度［1］。

本文介绍了在20 mm×20 mm的面积上，实现输出频率为1 025～1 205 MHz，2 050～2 410 MHz和4 100～4 820 MHz的射频信号，当输出信号频率为4 820 MHz时相噪可达－100 dBc/Hz@10 kHz。是通过自带VCO可小数分频的集成锁相环芯片HMC839LP6CE(简称839)实现的，HMC839LP6CE是Hittite公司的一款高性能集成锁相环芯片。

1 和传统鉴相器的区别

传统的锁相式频率合成器是采用锁相环(Phase Locked Loop，PLL)进行频率合成的一种频率合成器，其工作原理是将压控振荡器(Voltage Controlled Oscillator，VCO)产生的射频信号和参考信号分别进行分频，得到两个频率近似相同的信号，并送到鉴相器进行比较，输出误差信号去控制压控振荡器的输出，使压控振荡器输出的射频信号频率保持稳定［2］，工作原理如图1(a)所示，839的工作原理如图1(b)所示。

图1 原理框图

对比图1(a)和图1(b)，可以看出839用作频率源减少了链路器件的种类，如:运算放大器、压控振荡器(VCO)等，从而降低了成本、节约了设计空间，让电磁兼容性的设计变的更加容易;使本振模块变得更加小型化，减小整机的尺寸并提高了可靠性，起到了降本增效的作用。839内部自带的VCO压控端集成了一个多路电容开关，使得压控灵敏度约保持在13 MHz/V，由此环路锁定时压控电压约为2.5 V，由于CP电荷泵的最大输出电压为5 V，因此环路可以选取无源的积分滤波器，这样可以减少有源运放的额外噪声，同时跳变时间也不会受到太大的影响。

2 工程实现

2.1 环路滤波器

锁相环设计的重要工作就是环路滤波器的设计，由于HMC839LP6CE内部集成了VCO，环路滤波器的设计好坏关系到最终输出信号质量的优劣。一方面，环路滤波器滤除鉴相器产生的高频分量、输出纹波和限制环路带外噪声［3］，取出平均分量去压控端，控制压控振荡器的频率。另一方面它也是锁相环电路的一个重要参数调节器，通过改变环路滤波器的参数可以改变锁相环的各项重要性能指标:环路捕捉带的大小、环路的捕捉时间、跟踪时间、环路的稳定性和噪声指标等均有影响。因此环路滤波器是锁相环电路的重要组成部分，改善控制电压的频谱纯度，提高系统的稳定性。设计合理的环路滤波器，并准确的计算各元件参数值可以起到修正电路的作用。如图2所示，设计采用三阶无源环路滤波器电路实现。

图2 环路滤波器

环路滤波器的传递函数为［4］

而

环路的相位裕度

已知锁相环设计需求的带宽ωc和相位裕度φc，可以求出τ1、τ2和τ3的值，对上式取正切，并带入带宽和相位裕度可推导出

推导可以得出最佳衰减的情况为τ1=τ3时，A0=

式中，Kd是鉴相器电荷泵的增益系数;KVCO是压控振荡器的灵敏度;N是分频系数。最终的环路参数为

2.2 绘制PCB板图

在实际的工程应用中，直流偏置供电电路可以采取滤波措施来减小电源纹波。为减少噪声对供电电路的影响，甚至可以将供电电路接地与锁相环路接地分开。为了避免空间信号辐射的影响，可以将分频前的耦合输出部分用腔体封闭起来，这些需在绘制PCB板图前考虑到，PCB板图的绘制需要有细心的规划和设计，如电源的规划、控制信号的走线、内存板接地加强电磁屏蔽性、信号线的宽度及走线方式等，实物图如图3所示。

图3 839工程方案实物图

如图3所示，右上方为电源管理器，右下方为控制和电源接口，中间部分电路即为HMC839LP6CE及外围电路，左上方为晶振。该PCB板分为4层，第1层板面为信号走线板面;第2层接地加强1、3层之间的电磁屏蔽性;第3层为电源及控制走线;第4层接地，若资源比较丰富可将电源走线层和控制信号走线层分开，这样更有利于降低信号之间的串扰。

2.3 测试结果

设计已知量。参考频率Fref=40 MHz;鉴相频率Fpd=40 MHz;环路带宽ωc=100 kHz;相位裕度为68。通过计算可得 C1=100.27 pF，C2=7.63 nF，C3=13.87 pF，R2=1.08 kΩ，R3=5.35 kΩ。此时实测截图如图4～图6所示，通过高端频谱分析仪(FSUP)测得相关性能指标如下。

相位噪声为－100.66 dBc/Hz@10 kHz;F0为4 820 MHz;－102.17 dBc/Hz@10 kHz，F0为4 100 MHz。

杂散抑制。近端杂波为45 dB;F0为4564 MHz;调频时间 ＜200μs;基波抑制 ＞10 dB;谐波抑制 ＞40 dB。

图6 谐波抑制，F0为4 820 MHz

由上述测试数据可以看出，杂散抑制较差，因此将环路带宽ωc收窄到40 kHz，其他参数不变，计算出环路参数为 C1=626.67 pF，C2=47.71 nF，C3=86.68 pF，R2=430.26 Ω，R3=2.14 kΩ。

测得性能指标分别为:

相位噪声。－94 dBc/Hz@10 kHz;F0为4 820 MHz;－94.5 dBc/Hz@10 kHz;F0为4 100 MHz。

杂散抑制。近端杂波为60 dB，F0为4564 MHz;调频时间＜600μs;基波抑制＞9 dB;谐波抑制＞40 dB。

对比两组测试性能指标可以看出，该自带VCO集成鉴相器所输出信号的杂散抑制效果一般，工程中应用的杂散抑制要求达到60 dB以上，相位噪声较低，可以应用在一些低端的接收机和校正源上，或是对杂散抑制要求不高的射频通信中。

3 结束语

通过上述工程实现，在20 mm×20 mm的面积上实现了L/S/C波段的频率源，输出频率为4 820 MHz时，相噪可达－100 dBc/Hz@10 kHz，可应用于接收机的大步进一本振输出;由于对杂散抑制一般，不利于应用在小步进二本振输出上。

［1］江波，穆晓华，蒋创新，等.频率合成器的现状及发展［J］.压电与声光，2011，33(4):637 －642.

［2］陈邦媛.射频通信电路［M］.北京:科学出版社，2005.

［3］邓茜，梁小朋.高性价比小型C波段宽带跳频源的研制［J］.压电与声光，2011，33(3):432 －435.

［4］谢力慧，黄显核.基于ADF4360－8的集成化低相噪频率合成器设计［J］.自动化应用，2011(5):7－9.