宽带Σ-ΔA/D转换器中数字抽取滤波器的设计与验证

杨静

（福建省特种设备检验研究院 福建 福州 350008）

Σ-ΔA/D转换器是一种高精度的数据转换器，其前端调制器将量化噪声搬到高频段，后端的数字抽取滤波器再将高频噪声滤除。数字抽取滤波器在其中发挥到举足轻重的作用，人们在降低功耗，减小芯片面积和提高数字抽取滤波速度方面作出很多努力。研究表明，采用多级实现的结构[1]，不需要乘法器的低功耗级联积分梳状滤波器[2]，以及系数近一半为0的半带滤波器[3]，都能减小硬件开销。Σ-ΔA/D转换器高精度、低功耗的优点，可广泛应用于中特种设备检验检测仪器仪表中。

1 数字抽取滤波器的级联架构

文中采用自顶向下的方法设计了一种低功耗小面积的数字抽取滤波器，系统结构如图1所示，过采样Δ-Σ调制器输出采样频率为64 MHz。

图1 数字抽取滤波器级联架构Fig.1 Cascade architecture of digital decimation filter

1.1 积分梳状滤波器

第一级通常采用积分梳状滤波器，因为Σ△调制器的阶数为5，过采样率为16，而CIC的降采样率一般为数字抽取滤波器的1/4[5]，级数比调制器阶数多1级[5]。

因此CIC的降采样率D=4，级数N=6，其对应的传输函数为：

假设f为相对于CIC输出采样频率的归一化频率，则

其幅频特性为

幅频特性曲线如图2所示，CIC输出采样频率为16 MHz。

图2 六级级联的CIC幅频图Fig.2 CIC Magnitude Response-Effect of Number of stages six

1.2 CIC补偿滤波器

由图1可知，在通带截至频率处，CIC在该处的通带滚降[6]为1 dB左右，而系统要求最大通带波纹为0.002 5 dB。为了克服滚降，必须有一个幅值和CIC滤波器相反的FIR滤波器进行修正，这就是所谓的补偿滤波器。根据CIC滤波器的幅频特性（式3），为了获得一个较平缓的通带，补偿滤波器的幅频特性应该和CIC滤波器的幅频特性相反，以补偿通带内的衰减，用式（3），得补偿滤波器 G（f）幅频特性为

补偿滤波器在通带1.8 MHz内的幅值正好是CIC滤波器的倒数，补偿了CIC在通带内的衰减[7]，如图3所示。

1.3 半带滤波器

第三级半带滤波器通带边界频率为1.8 MHz，阻带边界频率为6.2 MHz，通带波纹为0.001 dB，同时将采样频率从16 MHz降到 8 MHz。

第四级半带滤波器由于设计指标要求较高，因此阶数很高，所以本文采用了一种简单的对称锐化（SSS，Simple Symmetric Sharpening）[8]的方法对第四级半带滤波器进行分解，用3个设计相对简单的子滤波器实现。第四级半带滤波器再次实现2倍降采样，最终采样频率降到4 MHz，传输带宽为1.8 MHz到2.2 MHz，通带波纹为 0.001 dB。

1.4 级联数字抽取滤波器

图5为最终滤波器的幅频特性图。通带带宽为1.8 MHz，过采样率为16，最大通带波纹为0.002 3左右，小于0.002 5，阻带衰减为大于70 dB，满足系统要求。

2 系统仿真

在对滤波前后的数据进行仿真时，为了减少FFT变换产生的频谱泄漏，本文采用相干采样技术，并用汉明窗进行补偿[9]。采样信号频率为484 375 MHz，输入信号的幅值0.5，采样时钟为64 MHz。图6为五阶低通∑Δ调制器模型。

图3 CIC和CIC补偿滤波器幅频特性Fig.3 Amplitude-frequency characteristics of CIC and compensating filter

图4 两级半带滤波器波形图Fig.4 HBF magnitude response-effect of number of stage two

调制器的分析结果如图7、8所示，输出信号的信噪比为104.3 dB，而经过滤波器后，整个降采样滤波器系统的信噪比为97.8 dB，满足原定的设计要求。

3 结 论

使用文中提供方法设计的数字抽取滤波器，综合使用多级架构，CIC以及HBF等结构，减小了滤波器的功耗和面积。滤波器通带波纹为0.0025，降采样率达到97.8 dB，最小阻带衰减大于70 dB，满足系统要求。

[1]Crochiere RE，Rabiner LR.Multirate Digital Signal Processing[M].Englewood Cliffs，USA；Pretice Hall，1986.

[2]Hogenauer E.An economical class of digital filters for decimation and interpolation [J].IEEE Transcations on Acoustics Speech and Signal Processing，1981，ASSP-29（2）:155-162.

[3]Goodman D.Carey M.Nine digital filters for decimation and interpolation[J].IEEE Transactions on Avoustics Speech and Signal Processing，1977，ASSP-25（2）:121-126.

[4]Oner，M.A Genetic Algorithm for Optimisation of Linear Phase FIR Filter Coefficients[J].Conference Record of the Thirty-Second Asilomar Conference on Signal，systems&Computers，1998， Volume（2）:1397-1400.

[5]Candy，J.Decimation for Sigma Delta Modulation[J].IEEE Transations on Communications，1986.ASSP-34（1）:72-76.

[6]Laddomada，M.Comb-Based Decimation Filters for Σ-ΔA/D Converters:NovelSchemesand Comparisons [J].IEEE Transactions on signal processing，2007.ASSP-55（5）:1769-1779.

[7]Altera Understanding CIC Compensation Filters[J].April，2007.

[8]Kaiser，J.，Hamming，R.Sharpening the response ofa symmetric nonrecursive filter by multiple use of the same filter[J].IEEE Transations on Acoustics，Speech and Signal Processing，1977.ASSP-25（5）:415-422.

[9]胡广书.数字信号处理——理论、算法与实现[M].北京：清华大学出版社，2003.

图5 级联滤波器幅频特性Fig.5 Amplitnde-frequency charac teristics of cascade decimation filter

图6 五阶低通Σ△调制器模型Fig.6 Σ-△ modulator model of Five order low-pass

图7 调制器输出信号频谱图Fig.7 Output ofΣ-△ modulator model of Five order low-pass

图8 抽取滤波器之后信号幅频图Fig.8 Output of Digital decimation filter