CMOS混合信号IC的噪声及后端消除方法

天津 张卓先 樊丽春 李晓晨

引言

在当今集成电路的设计中，噪声是一个严重的问题，它会造成信号的失真和延迟，甚至引起芯片性能的失效。集成电路中的噪声一般分为两大类，本征噪声以及外源噪声，本征噪声指的是热噪声和1/f噪声这类内部固有噪声，而外源性噪声指的是衬底噪声，信号串扰，电压降（IR drop），Ldi/dt噪声等外部干扰噪声。集成电路后端设计中能尽力避免的，就是这后一类外源噪声。为了减小噪声产生的影响，后端设计中应运而生了多种隔离和消除措施，以使芯片性能得到最大程度的发挥。

1 衬底噪声

衬底噪声指的是敏感节点和噪声源通过共有的衬底发生的交互影响。数模混合电路中，数字电路快速的切换产生的噪声会通过衬底传播给模拟电路，后端设计通常使用的隔离方法有N阱隔离，保护环隔离以及深阱隔离。

1.1 N阱隔离

N阱是CMOS工艺中不用任何附加工艺就能获得的技术，通常作为PMOS器件的衬底，一般情况下连接着芯片的高电位。这样，连接高电位的N阱和连接低电位的P衬底之间就会形成一个反偏PN结，其中的空间电荷区可以作为很好的噪声屏障隔绝噪声的通过。通常在后端设计时，需要保护的金属电容以及多晶硅电容和电阻经常被放置在N阱内以抵御外界噪声。

1.2 保护环隔离

保护环在版图中表现为一圈衬底或阱接触，是后端设计时应用最广的一种隔离方式。通常它可以分为多子保护环和少子保护环。多子保护环是围绕NMOS器件的P型注入和围绕PMOS的N型注入，可以减小衬底电阻和阱电阻；少子保护环是围绕NMOS器件的N注入和围绕PMOS的P注入，可以吸收少子，防止其注入衬底。保护环的噪声隔离作用有：把易受噪声影响的模块（如模拟电路）和释放噪声的模块（如数字电路）的外部用保护环环绕，在噪声试图进入或离开模块的时候，围绕在外的保护环就好像一条低阻通路，噪声将更多的从这条低阻通路上经过，流向地和电源，也就避免了模块受到其干扰。同时，保护环还能有效防止闩锁效应的产生，电源和地的瞬态脉冲有可能使电位高于VDD或是低于VSS,引起少数载流子的注入并诱发闩锁效应（latchup）的产生。对电路中直接连接电源或地的MOS器件，周围需要加保护环，N管周围加上吸收少子电子的N注入保护环，保护环连接高电位，P管周围加上吸收少子空穴的P注入保护环，保护环连接低电位，可以有效吸收少子，抵御闩锁的产生。双环（同时添加P和N注入）的吸收效果要更好一些。

1.3 深阱隔离

N阱和保护环的噪声隔离效果其实不是非常完善的，因为N阱深度有限的原因，噪声依然能够越过它而进入易受影响的模块，从更深的层次来看，整个芯片上，模拟和数字部分其实还是共处于一个衬底上，噪声依然能够在彼此间流动。要实现更好的隔离效果，就需要深N阱（deep-Nnwell或是DNW）的使用了。深阱层即在N阱下额外的一层N注入，多应用于深亚微米工艺中，而在0.25微米以上工艺中不常使用，DNW可以用作器件的注入，它的另一个关键用处就是为器件提供独立的衬底，它可以将芯片上共用衬底的NMOS器件分隔开来，使其能像PMOS一样拥有各自独立的衬底，这就减小了噪声在模块之间的流动，这样的隔离效果是非常理想的。DNW本身的供电由和其相连接的N阱提供。

2 串扰噪声

串扰噪声主要指由于寄生耦合（电容或是电感）而导致电路中某个结点受到相邻节点的干扰，容性耦合引起电流的变化，而感性耦合则引起电压的变化，信号逻辑因此发生错误或导致延迟，这种噪声受两结点间物理距离，尺寸大小等多重因素共同影响，增大结点距离，减小交叠面积等都会减小耦合的影响，但有时因为空间资源紧张等因素导致两者不得不近距离平行走线时，只能采用导体屏蔽的方法来消除这种现象。此法是在敏感信号线和噪声信号线之间插入一条屏蔽信号线，屏蔽线电位接电源或是地，以此来隔绝噪声的干扰，地线效果要好于电源线，因为芯片上电时电源线会有一个较大的电压波动，可能因此影响其屏蔽效果，地线则无此担忧。一维的导体屏蔽是指用与敏感线和干扰线同层的金属线进行间隔，二维的是指除了使用同层金属，还尽量用上层和下层金属将敏感与干扰线全方位地隔离。但这种方法也会增大线间耦合电容，可能会引起信号传输延迟，所以一定要谨慎选择。

3 电压降（IR drop）

电压降是指电流在经过电源网格时，因其上的寄生电阻而产生的电压降低，它可能会导致延迟的增加以及噪声容限的降低，有研究表明，电压降超过10%时，芯片性能就会发生明显的退化。因此，电源线和地线尽量使用方块电阻最小的顶层金属，多层走线，且一定要保证足够的宽度，以减小其上的电阻，连接电源线和地线的通孔和接触孔也要保证足够数量，而线宽的增加同时也抑制了电迁移（EM）的产生。

4 Ldi/dt噪声

这种噪声的产生是因为封装引线上的寄生电感所引起的电流快速跳变的长电源线上电压的变化。后端设计中应对的措施一般是添加去耦电容，电容应加在电源和地线之间，并且离其越近越好，电容最好选用PMOS，因为N阱的存在可有效阻止衬底噪声的干扰。除了外加的去耦电容，电源线和地线最好也交叠走线，这样也能增加线间电容增强去耦效果。

结论：本文探讨了在后端设计中可能遇到的噪声问题以及相应的解决方案，并且了解到通过后端的设计可以在一定程度内有效地抑制噪声的产生，以保证芯片正常功能的使用。

[1]吕霆.混合电路串扰和衬底耦合噪声的优化分析.电子工艺技术，第31卷第3期.

[2]阎冬梅.集成电路设计中噪声问题的分析和处理.辽宁大学学报，第37卷第3期

[3]朱樟明.一种混合信号集成电路衬底耦合噪声分析方法.硅微电子学，第27卷第1期.