诱发电位仪系统设计实现方案

杜玉晓，唐镇尧，周 伟，杨其宇

（广东工业大学自动化学院，广东广州 510006）

0 引言

诱发电位是对人体的特定部位施加一个刺激（声、光或体感刺激）所引起的人脑的微弱电位变化，又称诱发反应、事件相关电位[1]。诱发电位仪对于神经系统功能性异常的疾病有独特的检测诊断能力，是客观评价神经功能的重要手段，是现代临床医学诊断、科研、教学、法医学及预防医学等领域中不可缺少的仪器[2-5]。诱发电位信号极其微弱，通常只有0.3～20 μV，由于容易被较强的环境干扰、电路板自身内部噪声淹没，同时人体的肌电信号、脑电信号、眼电信号等多种电生理信号的干扰更增加了诱发电位信号采集的难度。

目前，尤其在欧美、日本等发达国家，诱发电位研仪发技术较为成熟。文献[6]提出来了一种便携式、高集成度、超低功耗的听觉诱发电位设计。文献[7]采用LED 刺激器、ADC 模块、基于FPGA的信号处理器、采集模块、传输模块和多媒体控制系统的稳态视觉诱发电位仪方案设计。大量阅读国外文献集发现，国外诱发电位仪主要性价比性能较高，如输入阻抗在G 欧姆数量级，等效输入噪声在0.1～2 μV 之间，共模抑制比在110～120 dB之间等。但国外产品价格昂贵，维修不便，操作较为复杂，而且核心技术垄断[8-10]。在国内，在硬件电路上从事诱发电位研发的为数不多。文献[11]论述了一种以FPGA为核心的微刺激器设计方案，这种微刺激器利用DDS 技术，能够输出多种参数可调刺激电流，但是这种设计功能单一并且安全保护性不够理想。文献[12]采用USB 控制器CY7C68013 控制放大器、A/D 采样、刺激器、与PC机通讯等整个系统，采用两级放大器电路，最大放大倍数60 000，A/D 采用16 位的AD976，采样率最高为100 kHz，采用光耦IL716和IL715 进行信号隔离，该方案没考虑信号采集的实时性和同步性。文献[13]提出将信号采集控制、处理、传输、刺激信号产生等功能集成在一块FPGA 芯片上的设计方案，但微伏级诱发电位信号信号检测不够理想，而且实现难度较大。

针对上述问题，本文采用微伏级信号检测技术，多导联高速数据同步采集技术和恒流电刺激技术，结合以双核控制器、刺激器、采集器为核心的硬件平台，设计诱发电位仪系统的方案。

1 系统总体设计框架

1.1 诱发电位仪设计指标

诱发电位仪主要功能有：体感诱发电位（SEP）检测，即电刺激，听觉诱发电位（AEP）检测，视觉诱发电位（VEP）检测。刺激参数如刺激频率、刺激强度、刺激持续时间、刺激脉冲宽度可控可调。放大器的共模抑制比大于等于105 dB，输入阻抗大于100 MΩ，频率下限范围0.01～10 Hz，频率上限有10 kHz、30 kHz 两项可选。电流刺激器要求0～100 mA的输出电流，可以0.1 mA步进调节，刺激持续时间0.01～1 ms，刺激频率0.1～100 Hz。声音刺激器刺激声强范围0～135 dB，脉冲持续时间0.1～1.0 ms，视觉刺激强度范围20～1 000 ms，调节步进10 ms。

1.2 诱发电位仪系统框架

系统总体设计框架图如图1 所示。诱发电位仪系统的总体框架主要包括五大部分：刺激器、数据采集电路、主控制器和PC机的数据处理四大部分。前两个部分的功能是产生刺激源以刺激人体，从人体检测提取诱发电位信号并对诱发电位信号进行三级放大、高低通滤波和实现对电路的控制调节等；能对噪声和干扰进行有效的抑制和消除，检测提取诱发电位信号，这是成功采集微伏级诱发电位信号的关键。后两个部分是以诱发电位信号处理为核心的数字电路，负责诱发电位信号的数模转换、接口通信、数据传输处理和显示等，以及计算机外围设备的传输控制。其中数据采集和数据的传输部分采用TI 公司的TMS320VC5509 处理器来完成，该部分是数据采集传输与刺激信号实时同步的成败关键；主控制器负责整个系统的控制调节；而本系统的PC机的数据处理是通过ARM 控制的USB 接口上传数据，由上层软件完成，在上位机中对下层模块进行控制和接收数据。

图1 系统总体设计框架图

2 系统硬件电路设计

2.1 核心模块电路

（1）双核主控制器

主控制器采用双CPU 结构：DSP 数据采集系统和ARM数据管理系统，2个系统通过双口RAM实现通信，能够实现高速数据的实时通信。在主控制器电路中，DSP 作为从处理器，负责数据实时同步采集和控制信号的传输，以实现对A/D，SPI接口，串并转换器NJU3718等电路的控制，从而实现对放大、滤波、刺激的控制。ARM 采用LPC1850 作为主处理器，负责系统的整机控制、通信管理与人机接口功能，以及实现对外围电路如刺激器，USB，通信接口等模块的控制，并向下层传输控制信号和控制参数，数据传输通过ARM 的USB 控制器将诱发电位数据传输至PC 上位机，由上位机应用程序实现诱发电位信号的后期处理、显示、存储等功能。LPC1850 两个高速USB2.0 接口保证了ARM 与上位机数据通信的可靠、高速。

（2）基于双口RAM的双核主控制器的实时通信

在本设计中，应用DSP 采集数据，把采集到的数据传输到ARM，ARM 与上位机通信，同时ARM 也会传输上位机控制信息给DSP 进行通信，因此解决DSP和ARM之间通信方式成为关键。串行通信方式通信速率不高，而且通信量不大；并行数据传输速度快，适用于短距离通信，但是并行传送方式对时序的要求很高，若时序与时钟不合拍，就会导致传输错误，时钟频率高容易引起信号线间的相互干扰，因此，并行方式难以实现高速化；直接存储器存取是DMA控制器从CPU完全接管对总线的控制，数据交换不经过CPU，而直接在内存与设备之间进行；DMA方式一般用于高速地传送成组的数据，但是两个处理器不能同时访问存储器；共享存储器的方式通常采用双口RAM来实现，它提供两套完全独立的端口，独立的地址、数据和控制线，两个处理器可以同时访问双口RAM。

针对本系统交换的数据量比较大且实时性要求比较高的特点，本系统采用基于双口RAM作为ARM 与DSP 的共享存储器来实现数据交换。IDT7026 高速静态双口RAM，最快存取速度可达到15 ns，而且数据传输量大，可以实现高速实时的数据交换。双口RAM通信原理图如图2所示。

图2 DSP与ARM的双口RAM通信接口电路

利用中断处理，双口RAM的实时通信等，采用ARM和DSP相结合的核心控制器硬件架构设计大大改善系统的实时处理数据性能和控制能力，提高了数据采集传输的实时性与稳定性，具有同步可控，易于实现，集成度高的特点。

2.2 刺激器电路

刺激部分分为听觉刺激器、视觉刺激器和体感电刺激器，分别受主控制器和上位机控制，并产生相应的外界源刺激信号，对人体进行刺激。刺激器的各项参数，如刺激模式、刺激强度、持续时间、频率等可调可控范围大。

（1）电流刺激器设计

本文重点介绍电流刺激器，电刺激器原理框图如图3 所示。设计的电流刺激器是一个可独立的模块，它亦受操作面板和上位机的控制，其接口电路如图4 所示，上位机修改配置或操作面板调控，通过主控制器与刺激器接口传输给刺激器以实现对其控制。

图3 电流刺激器电路原理框图

图4 电流刺激器与主控制器接口电路

本系统设计电流刺激强度可以0.1 mA 步进进行调节大小，最大输出电流100 mA，刺激持续时间0.01～1ms，刺激频率默认值1 Hz，可调范围0.1～100 Hz。为了保证刺激信号的恒定、可调，恒流电刺激器采用12位低功耗的DAC7541控制的电刺激电路，其量化误差仅为±1/2LSB。

电流刺激器设计安全最为重要，因此本系统采用光电隔离设计，实现人体的电气隔离，不但保障了人体的绝对安全，而且消除了地线中的干扰电流，另外还设计了刺激脉冲频率脉宽限制电路和过流保护电路，以充分保障刺激器的安全可靠。

（2）听视觉电路设计

听视觉刺激设计的基本设计思路类似电刺激器，听觉刺激器的主要工作原理即是数字频率合成的原理，即利用微电子化的数字频率合成实现的，主处理器控制听觉刺激的各项参数。

视觉刺激器也采用独立模块设计，不同之处在于视觉刺激器刺激方式多样，如字符，图像，棋盘格，LED 闪光灯等，视觉刺激器的控制方式和电刺激器基本一样。视觉刺激器如图5。

图5 视觉刺激器

2.3 放大采集电路设计

诱发电位信号放大采集部分包括诱发电位信号的放大、滤波、模数转换、通道选择、光电隔离、数据预处理和数据传输处理等电路结构，放大采集电路如图6 所示。该部分电路实现了对放大倍数、滤波、选择通道、A/D采样频率和SPI通信等的控制，通过合理接地、屏蔽、去耦、系统内部干扰抑制等方法，有效地减少外部环境干扰和系统本身内部的噪声，抗干扰能力强，能够有效地采集到诱发电位信号，并对其进行放大和滤波，将放大滤波后的诱发电位信号转换成数字信号，通过SPI接口传入主控制器。

图6 放大采集电路

（1）放大滤波电路设计

诱发电位信号幅值很小，背景噪声和干扰即可将其淹没。在放大诱发电位信号的同时，若不能对这些噪声和干扰进行很好地抑制、消除和滤波，噪声也被放大，那么就无法采集到诱发电位信号。为了满足诱发电位的采集要求，设计电路使用隔离电路将放大滤波与采集电路分开，放大电路有很高的共模抑制比，很高的输入阻抗，并有高低通滤波电路滤除噪声。

本系统的放大电路分为三级，前置放大级、中级选择放大级和级联放大级，分别放大3l 倍、1/1250～8 倍和20.6×16 倍，最大放大可达80 000倍，中级增益可调。同时在前置放大级和中间放大级之间设置高通滤波，高通滤波范围0.01～10 Hz，在级联放大级之后设置低通滤波，放大滤波后的信号经过A/D 转换，送入光电隔离器及采集控制电路，放大滤波电路整体框图如图7 所示。前置放大电路采用差动电路的结构，是为最大限度地提高输入阻抗及共模抑制比，该放大电路具有110 dB共模抑制比，高达100 MΩ的输入阻抗。采用低噪声高精度放大器和多级带宽滤波的放大滤波电路不仅可以降低系统自身噪声，而且可以有效限制干扰和抑制噪声。本设计可以满足微伏级诱发电位信号采集的要求。

（2）数据采集传输电路设计

诱发电位信号的采集电路采用一款16位单通道高精度A/D 转换器LTC1609，采样频率最高可达200 kHz，LTC1609有一个高速串行接口，可以与DSP 处理器进行SPI 通讯，可准确、实时、高速传输采集数据，保证了四路的数据不会丢失。采用SPI 传输协议形式是因为SPI 是一种高速的、全双工、同步的通信总线，并且在芯片的管脚上只占用四根线，节约了芯片的管脚，电路设计简单，为PCB 的布局上节省空间，提供方便。DSP提供的多通道缓冲McBSP（Muhichanneled buffered Serial Port）接口，功能强大，通过对其相关寄存器进行配置，可以与A/D模块可实现SPI总线方式的数据传输。作为一种高速串行接口，SPI的最高传输速率可达10Mb/s 左右，而与A/D 通信需求的通信速率是3.2Mb/s，因此满足通信速率的要求。电路原理框图如图8所示。

图8 数据采集传输电路设计

放大滤波电路的控制信号是由DSP 通过串并转换器来实现的，控制信号由DSP 串并输入串并转换器，串并转换器并行输出控制信号，实现对放大、滤波的控制，如放大倍数的选择，高低通滤波器控制。四选一的选择器控制放大器的四通道的选择。由于放大滤波器的控制信号多达60位，因此采用具有20 位输出的串并转换器NJU3718三个串联，它高工作频率可达5 MHz，驱动能力强，较宽噪声容限，这样的设计可保证了每个通道的控制信号及时、完整、极少误差的传输。

（4）数据采集传输与刺激信号的实时同步

数据采集同步与实时处理是本系统设计成败的关键。DSP 从处理器控制信号选择一路模拟信号，每隔3.08 μs 产生一次定时中断，即控制启动A/D 转换，采样时间间隔为3.08 μs。在进行数据采集的同时，DSP 从处理器检测刺激反馈信号的状态，当检测到刺激反馈中断信号，DSP 从处理进行中断记录，并将采集到的数据进行打标，送上层处理，PC机读取数据包的标记信号，以打标点的时间作为时间的起点对信号进行实时处理。采集频率最大200 kHz，刺激频率最大仅有100 Hz，刺激频率远远小于采集频率，在一个采集时钟周期内，只可能发生一次刺激事件或者没有刺激事件。DSP 的主要工作是进行周期性的数据采集及刺激反馈信号的记录存储，利用DSP 的快速中断响应机制，记录刺激器反馈中断信息只需要二十个时钟周期（不到0.1 μs），这样可以保证刺激器反馈中断不会影响到正常的周期性采集定时器中断，又可以保证有足够时间进行记录刺激器的反馈信号，从而保证数据采集同步与实时处理。

3 软件设计

系统软件设计主要包括下位机程序设计和上位机应用程序。上位机和下位机软件设计流程如图9所示。

图9 上位机和下位机的软件设计流程图

下位机程序设计：下位机的软件设计主要包括双核系统运行主程序、采集传输控制、通信接口等子程序。在系统上电后，主控板执行保存在FLASH 存储器的程序，系统进行初始化，主控板进行初始化，从PC 机下载主程序到主控板的SRAM存储器。

上位机程序设计：诱发电位仪的软件部分主要包括对诱发电位信号的数字滤波、工频干扰陷波、心电和眼电等干扰的滤除、诱发信号的叠加提取、刺激源部分的参数设置和功能参数控制以及诱发电位波形的图形显示界面等方面。

为了使用户可以在电脑上对设备进行操作控制的同时对采集到的数据信息进行显示，通过VC设计系统软件界面。上位机软件主要为接口软件，包括下达指令和数据传输，并将接收到的数据以文件形式保存。

4 结语与展望

为了检测本设计是否能满足设计的要求，分别进行了电刺激与采集放大电路测试。通过测试得到了以下结果。

图10是输入的电刺激波形。其输入电流的幅值、频率、脉宽可控可调。从这里可以证明该电刺激达到了设计要求，能够满足电刺激波形，并且电流参数可调的目标。图11是电刺激信号经过上层软件叠加处理后图形，在幅值与波形改变的情况下也可以输出稳定波形。本设计的电刺激器能够稳定输出所需的各种刺激信号。

图10 电刺激波形

图11 叠加后波形

图12和图13是四通道的采集放大器采集放大后的信号，其输入信号分别为50 μV 和100 μV，从波形图中可以看出，采集到的信号频率接近5 Hz，幅值符合输入信号的幅值。即采集放大器的设计基本满足了设计要求。

通过测试发现，针对微伏级诱发电位信号易受干扰，信号微弱等特点，系统采用微伏级微弱信号检测技术和多导联高速数据实时同步采集技术，以双核控制器平台为控制核心，形成一套完整的诱发电位仪设计方案，有效解决了微伏级诱发电位信号采集这一技术难题。设计方案可以简化诱发电位仪的硬件电路复杂度，提高系统设计的集成度，提高系统的安全性、实时性、稳定性与抗干扰能力。

图12 幅值为50 μV经过采集放大及处理后的波形

图13 幅值为100 μV经过采集放大及处理后的波形

［1］MULLER-PUTZ GR ，SCHERER R ，BRAUNEIS C，et al.Steady-state visual evoked potential （SSVEP）-based communication：impact of harmonic frequency components ［J］.J Neural Eng 2005 （2）：123-130.

［2］Claire M G，Chris D，Regine Z，et al.Selective spatial attention to left or right hand flutter sensation modulates the steady-state somatosensory evoked potential ［J］.Cognitive Brain Research，2004，20：58-66.

［3］于芳.人体视觉诱发电位检测系统的开发与研制［D］.上海：上海海事大学，2008.

［4］赵仕波，罗耀华，赵文华.听觉诱发电位仪的设计与实现方案［J］.仪器仪表学报，2008，29 （3）：594-599.

［5］H.Cecotti.A self-paced and calibration-less SSVEP based brain-computer interface speller ［J］.IEEE Trans.on Neural Systems and Rehab.Eng，2010：127-133.

［6］José Antonio Gutiérrez Gnecchi，Ruth Doñán Ramirez.Design and Construction of a Portable EEG for Auditory Evoked Potential Measurements ［A］.2009 Electronics，Robotics and Automotive Mechanics Conference［C］.457-461.

［7］Kuo-Kai Shyu，Po-Lei Lee，Ming-Huan Lee，et al.Development of a Low-Cost FPGA-Based SSVEP BCI Multimedia Control System ［J］.IEEE Transactions on Biomedical Circuits and Systems，2010，4 （2）：125-132.

［8］B.Z.Allison，D.J.McFarland，G.Schalk，et al.Wolpawb.Towards an independent brain-computer interface using steady state visual evoked potentials ［J］.Clin.Neurophysiol，2008，119（2）：399-408.

［9］S.Farshchi，J.W.Judy.Low-noise amplifier circuit for embedded electrophysiological recording with adjustable gain and high-pass filtering ［C］.in Submitted to the 16th Biennial IEEE Uni.Gov.Ind.Microelectronics Symp，San Jose，CA，USA，June 25-June 28，2006：105-108.

［10］Cheng K W，Yan l，Tong K Y，et al.Development of a circuit for functional electrial stimulation ［J］.IEEE Trans on Neural Systems and Rehabilitation Eng，2004，12（1）：43-47.

［11］郭忠元，刘景全，芮岳峰，等.基于FPGA 的微刺激器设计［J］.电子测量技术，2009，32（11）：95-98.

［12］杨卫东.诱发电位仪的研究［D］.南昌：南昌航空大学，2007.

［13］谢宏，李刚，姚楠，等.基于FPGA 的诱发电位仪系统 设 计［J］.现 代 电 子 技 术，2010，33 （19）：172-175.