一种改进的cic滤波器设计方法

杨晓云

摘要：本文通过介绍CIC滤波器的基本原理以及传统CIC滤波器在软件无线电接收器中的衰减不足的缺点，提出了级联新的COSINE滤波器和SINE滤波器来提高其衰减倍数和低通带宽，从而满足现代无线电通信的衰减要求。

关键词：CIC滤波器 COSNIE滤波器 软件无线电 衰减

1.概述

随着科学技术不断迅猛发展以及国民经济不断快速提高，移动通信系统已经在广泛应用到社会的各个角落，而软件无线电由于不完全依赖于硬件，只需下载和更新相应软件即可升级无线通信频带、空中接口协议和功能被广泛应用到现代无线移动通信中。由于无线同种中，A/D带宽很靠近天线，A/D采样后数据速率很高，而采样率不一定是符号或码片速率整数倍，所以软件无线电通过CIC滤波器的抽取和内插来实现采样率变换，从而降低采样率，减少后级处理的运算量，降低了移动通信系统对硬件和软件的要求。然而传统的CIC滤波器提供的采样率转换因子是有限的，而且传送带宽存衰减现象，不能满足软件无线电的需求，所以要对传统的CIC滤波器性能进行改进，以达到现代移动通信的需求。

2.CIC濾波器原理以及改进的方法

2.1传统CIC滤波器原理

CIC滤波器是Hogenauer E. B.于1981年提出的，由多级积分器（Integrator）、抽取器以及多级梳状滤波器（Comb Filter）组成的用来实现抽取、内插的软件无线电的第一级低通滤波器。CIC滤波器基本框图如图1.所示。

图1. CIC滤波器基本框图

在高采样频率fs下，CIC滤波器中的每个积分器都是反馈系数为1的单极点IIR滤波器。其传递函数为：

H（z）=（1-z-1）

其频域响应为

H（ejw）=（1-e-jw）-1

故而，通过多级的积分滤波器，传递函数为每个积分器的传递的乘积，而后通过提取器，将低频率的信号提取出来，为多级梳妆滤波器输入信号。CIC滤波器中的提取器一般将多级积分器输出信号fs提取出其中fs/R（R为频率变化因子的整数倍）频率的信号作为多级梳状滤波器的输入信号频率。

每一个梳状滤波器以fs/R的频率为输入，微分延迟M个样本，其中M为改变滤波器频率相应而设置，实际工作中一般取值1或者2。故而，每个梳状滤波器的传递函数为：

Hc（z）=1-z-RM

当M为1，传递函数为：

Hc（z）=1-z-R

其频域响应为

Hc（ejw）=1-e-jwR

故而CIC滤波器的N级积分器和梳状滤波器，其传递函数为：

其频域相应为

2.2传统CIC滤波器改进方法

传统CIC滤波器电路结构中无乘法器，使得电路复杂性大大降低，且其各个模块系统均为正数，无需额外的存储电路来存储系数，故而适合应用在现代无线移动通信系统，但是CIC滤波器在抽取率为32时，其第一旁瓣对于主瓣衰减约为15db，不能满足实际应用中对滤波器阻带衰减的要求，然而采取级联CIC滤波器的方法虽然一定程度上增加了阻带衰减系数，但是经过多CIC滤波器之后产生的信号出现混叠现象，而且主瓣曲线不平，所以我们需要采取新的设计方案来对级联CIC滤波器进行改进，来弥补上述不足。

为了改善CIC滤波器阻带衰减不足的缺点，采用一种新型的COSINE滤波器，其传递函数为：

Hcos（zN）=0.125（1+z-2N）（1+z-N）2

其频域响应为：

|Hcos（ejNw）|=（1/2）|cosNw + cos2Nw|

将此COSINE滤波器级联到CIC滤波器之后，来改善传统CIC滤波器阻带衰减不足的缺点。对COSINE滤波器来说，不同的N值表现出不同幅频响应特性，如图2. （a）所示。当Ni=M/2i+1时，此时CIC滤波器和COSINE滤波器的第一个零点重合，从而使得主瓣内频率有效通过，第一个零点附近旁瓣衰减增加。当M为32时，CIC滤波器和COSINE滤波器级联的传递函数为：

其中，

H1 = （1/2）[（1-z-2）/（1-z-1）]

H2 = （1/4）[（1-z-8）/（1-z-2）]

H3 = （1/4）[（1-z-32）/（1-z-8）]

图2. 4阶CIC滤波器级联和CIC滤波器与CONSINE滤波器级联幅频响应对比图

当CIC滤波器与COSINE滤波器级联后传递函数中k1 = 4， k2 = k3 = 2； n1 = 2， n2 = n3 =4，其幅频响应与CIC滤波器4阶级联时的幅频响应对比如图2. （b） 所示。由图可知，4阶级联的CIC滤波器第一旁瓣相对于主瓣的衰减约为53dB，而CIC滤波器与COSINE滤波器级联的第一旁瓣相对于主瓣衰减则达到了102dB，也就是说CIC滤波器与COSINE滤波器级联的衰减相当于4阶CIC滤波器级联衰减的2倍，从而在大大简化了电路结构。

由图2. （b） 可知，CIC滤波器与COSINE滤波器级联后低通带宽相对CIC较差，故而可在其后级联一个SINE滤波器，其传递函数为：

HSIN（z）=（1/4）（-1 + 6z-M/2–z-M）

其频域响应为：

HSIN（ejw）=e-jwM/2[1 + sin2（Mw/4）]

其中M必须为偶数，这样才能避免分数延时。

将SINE滤波器级联到CIC滤波器和COSINE滤波器级联的后边，来提高整个改进型的CIC滤波器旁边衰减不足以及低通性能差的缺点，为整个无线电接收器提供第一级信号滤波。

3.改進的CIC滤波器在FPGA中的实现

根据第二章节的CIC滤波器和COSINE滤波器级联的传递函数，我们可以在FPGA中设计程序算法，从而将改进的CIC滤波器在FPGA中实现。

由于

H1 = （1/2）[（1-z-2）/（1-z-1）]=0.5（1+z）

H2 = （1/4）[（1-z-8）/（1-z-2）]=0.25（1+z2）（1+z）

H3 = （1/4）[（1-z-32）/（1-z-8）]=0.25（1+z2）（1+z）

所以可以将复杂的递归函数改为非递归算法结构，降低芯片功耗和资源；其次二者滤波器的部分电路再次降低频率，是的每一级表达式都可以与非递归算法的表达式相结合，从而大大减少存储单元数量。由于中间的第二、三、四级阶数比较高，可通过将每级分解来提高提高电路运算速率。例如第二级与第四级均为10阶，分解为2个5阶级联的结构，第三级为14阶，分解为两个5阶和一个4阶。这样除了SINE滤波器，整个改进型滤波器只有（1 +z-1）4与（1+z-1）5两种结构，这种高度规则的结构使电路设计和版图设计变得更加容易。

参考文献：

[1]何立志，邱洋，何松.软件无线电数字下变频技术研究及FPGA实现[J].电子技术应用，2010（11）.

[2]Yonghong Gao，，Lihong Jia，and Hannu Tcnhunen. A Partial-Pol- yphase VLSI Architecture for Very High Speed CIC Decimation Fil- ters. IEEE Racifie Rim Conference on communications，com- puters and signal processing，1999.

[3]Ma Zhi-gang，Wen Bi-yang，Zhou Hao，Bai Li-yun.CIC filter theory in DDC and implementation by using FPGA[J]. Wuhan University Journal of Natural Sciences，2004（6）.

[4]李凯勇.CIC滤波器改进及其FPGA实现[J].现代电子技术，2013（01）.

[5]WSJIH A.GORDON L Efficient sample rate conversion for software radio systems，2006（03）.

[6]Mitola J.The software radio architecture.IEEE Communication Magazine[J].1995，33（5）：26-381.

[7]Ma Zhi-gang，Wen Bi-yang，Zhou Hao，Bai Li-yun.CIC Filter Theory in DDC and Implementation by Using FPGA[J].Wuhan University Journal of Natural Sciences，2004（06）.