CMOS器件抗静电措施的研究

谭婕娟

（西安航空职业技术学院 电子工程系，陕西 西安 710089）

静电是摩擦生电效应而产生的，所谓摩擦生电是在绝缘物表面做机械性的摩擦而产生过多的电子。因此静电可以在无意中产生，虽然总能量不大，但电势却很高，可达几万伏，有时超过十万伏。静电对人类既有利又有害，目前的静电复印技术，静电吸绒工艺等等都是利用静电作用，使静电造福人类；但静电会对电子元器件带来损伤，尤其是CMOS器件。美国有关专家统计了电子元器件特别是COMS器件受静电损伤而产生的巨大经济损失，每年高达50亿美元，对此美国集成电路生产厂家和使用单位高度重视防静电问题，美国还制定防静电的军用标准以及各种规范，连所有CMOS电路的详细规范中都有防静电的具体要求，目的就是为了提高器件和整机的应用可靠性。

国内对静电放电即高压静电场损伤CMOS及各种集成电路的严重性认识不足，导致很多CMOS器件受到损伤。要防止CMOS器件受到静电损伤，要从3个方面入手。首先在厂家生产过程中，通过设计以及生产工艺的保障使CMOS器件具有一定的抗静电能力，其次在运输移动过程中要提供相应的防静电措施，最后在使用过程中电路设计要采取抗静电措施。本文主要描述在使用过程中设计人员在线路设计中如何采取抗静电措施[1－2]。

1 静电导致CMOS器件损伤的机理和结果

随着集成电路技术的发展，CMOS器件栅极氧化层的厚度越来越薄。早期CMOS器件工作频率较低，栅极氧化层厚度1 000～1 200 A，目前高速CMOS器件为提高效率，栅极氧化层只有600～700 A左右，某些抗辐射的大规模电路，栅氧化厚度只有350～450 A。CMOS栅极氧化层越薄，越容易受到静电的损伤而击穿栅极，导致CMOS器件失效，其失效机理有两种原因：

1）静电放电现象

静电放电必须有带有静电的物体或人体触及到CMOS栅极的管脚，使CMOS栅极上积累电荷，如果CMOS栅极单位面积上聚集很高浓度的静电荷，使很薄的栅极上出现很高的电场，当电场达到一定水平，CMOS栅极就会击穿损坏，使这些静电荷通过击穿点泄放掉，这就是所谓静电放电。

2）高压静电场的静电感应现象

由于静电荷较多，静电电压较高，击穿时的放大电流较大，使CMOS栅极内部引线发热，有时热量足以烧融栅极的镀层或铝条。静电放电使栅极击穿如图1所示。

图1 静电放电使栅极击穿示意图Fig.1 Electrostatic discharge of the grid breakdown diagram

高压静电场靠近CMOS器件时，例如人体带来高压静电场而用手摸装CMOS器件的塑料管虽然人体没有触及CMOS的栅极管脚，但是电场是可以穿越过去的，因为电场是绝缘不了的，它只能用金属板或金属盒子来屏蔽，所以这个高压静电场在CMOS栅极氧化层的一个面上感应带内部电场，如果这个感应电场的强度超过了CMOS栅极的击穿电压，则CMOS栅极同样会被击穿而失效的。

如果CMOS器件受到静电损伤而产生失效，那么失效有两种结果：

1）当即损坏失效；

2）延迟失效，过几个月或几年后产生失效。

如果属于当即失效，进行更换就能使整机工作正常，如果属于延迟失效，这就麻烦大了，因为不知道何时失效，会给整机留下严重的隐患，但CMOS器件90%是延迟失效，这就对整机应用的可靠性影响太大。因为延迟失效问题目前还没有办法把它筛选掉，所以只能采取各种防御措施[3－4]。

2 在线路设计上采取抗静电措施

为了提高印刷版以及整机的应用可靠性，在线路设计上采取各种措施来保护CMOS器件避免受到静电损伤，这些保护措施主要放在一个系统，一台整机，或一块制板上的“接口处”，即它们的输入处和输出处，因为这里最容易受到外界静电的损伤[5]。以下是各种方法[6]：

1）增加限流电阻或泄放电阻的保护措施

增加限流电阻或泄放电阻的保护措施见图2，在图2中R1，R2及R5是限流电阻， 对CMOS器件选 0.2～10 kΩ 左右，R3及R4及并联的电容C1和C2对防静电有好处。必须说明增加泄放电阻及电容后会影响输入波形的，电容要小。

图2 增加限流电阻保护措施示意图Fig.2 Add the current limiting resistor protection diagram

2）隔离保护措施

这里有几种方案，把进入CMOS输入端的静电用各种方法隔离或吸收。

①采用射极跟随器的隔离保护如图3所示。

图3中 R1、R2和R4大约 0.5～2 kΩ， 因为这个电阻很小，到达输入端及输出端的静电荷，通过R1、R2和R4很快就吸收掉。但有时影响输出波形，使用时应注意。

②采用互补放大器的隔离保护如图4所示。

这种方法对输出波形影响小，但增加器件数目，互补三极和参数要对称一致，必须进行配对测试。

③采用光电耦合器的隔离保护。

把图4的互补放大器换为光电耦合器，减少了配对测试的必要性。

图3 射极跟随器保护措施示意图Fig.3 Emitter follower protection diagram

图4 增加互补放大器的保护措施示意图Fig.4 Add complementary amplifier protection diagram

3）增加稳压器或瞬变电压抑制二极管保护CMOS栅极避免电击穿

如CMOS电源电压为10 V，增加15 V左右的稳压管；如CMOS电源电压为5 V，增加7 V左右的稳压管，不仅可以加在CMOS的输入端或输出端，还可以加在CMOS的电源端，如图5所示。

图5 增加稳压管或瞬变电压抑制二极管Fig.5 Add the voltage stabilizing tube or a transient voltage suppression diode

因为静电不是直流电，是很快可以吸收而消除的，如果有几百伏或几千伏的静电接触，如图5中CMOS的输入端、输出端或电源端，那么D1、D2、D3和D4立刻击穿导通，把静电吸收掉。

3 结束语

通过上述几种方法，能够有效的消除静电对CMOS器件的损伤，不过都是以增加元器件的数量以及牺牲输入信号的质量为代价。但如果元器件选用得当，在多数情况下只会牺牲很少的输入信号质量，而使CMOS器件免受静电损伤。

[1]涂延林，马峰，黄能斌.电子工业静电防护技术[M].西安：陕西科学技术出版社，1994.

[2]孙延林.电子工业静电控制技术[M].北京：电子工业出版社，1995.

[3]崔波.半导体器件生产中的静电与防护[J].半导体技术，2009，34（6）：531-533.CUI Bo.Electrostatic and electrostatic protection in manufacturing of semiconductor devices[J].Semiconductor Technology，2009，34（6）：531-533.

[4]周镒，屈鹏飞，张博钧，等.电子产品的防静电性能改进方法概述[J].现代电信科技，2008，38（11）：64-66.ZHOU Yi，QU Peng-fei，ZHANG Bo-jun，et al.A method for improving the ESD performance of electronic products[J].Modern Science&Technology of Telecommunications，2008，38（11）：64-66.

[5]鲜飞.浅谈电子制造过程中的静电及静电防护[J].印制电路信息，2008（3）:15-21.XIAN Fei.A brief summary of ESD and ESD protection in electronics assembling[J].Printed Circuit Information，2008（3）:15-21.

[6]宋坤.防静电技术在电子产品生产中的应用[J].电子工艺技术，2011（3）:181-184.SONG Kun.Application of controlling electro-static discharge to electronic product manufacture[J].Electronics Process Technology，2011（3）:181-184.