位填充导致USB数据传输紊乱的一种解决方案

董 剑，李同合

（西安交通大学 电子与信息工程学院微电子学系，陕西 西安 710049）

在USB数据传输中，为了保证数据的可靠性，需要对所传输的数据进行NRZI编解码、添加/去除位填充和串并/并串转换[1-3]。NRZI编码可以保证有足够的跳变沿在接收端进行时钟恢复；位填充是为了保证信号具有足够的变化量；串并转换可以降低后端数据处理模块的工作频率。

以USB 2．0设备控制器为例。在向主机发送数据时，其收发器模块先要将协议层传来的8位（或16位）并行数据转换成串行数据，然后添加位填充（每6个连续的1后要加入一个0），最后进行NRZI编码。反之，在接收主机发来的数据时，收发器模块要先对数据进行NRZI解码，再去除位填充，最后转换成8位（或16位）并行数据传给协议层[4-6]。

USB 2．0设备控制器的收发器和后端协议层的工作时钟频率不同。对于具有高速（480 Mb/s）和全速（12 Mb/s）两种传输速度的USB 2．0设备控制器来说，收发器在高速、全速模式下的工作时钟频率分别为480 MHz和12 MHz；而协议层在高速、全速模式下的工作时钟频率统一为60 MHz（8位并行数据时，对于16位并行数据为30 MHz）[1-3]。

由于添加/去除位填充导致了每字节数据传输所需的时间的增加或减少，再加上收发器和协议层工作时钟频率的差别，可能会导致数据的紊乱。

1 数据紊乱的原因分析

假设USB 2．0设备控制器的收发器工作时钟为clk，协议层使用8位并行数据，工作时钟为60 MHz的phy_clk，分析数据紊乱产生的原因。

1.1 高速接收模式

USB 2．0协议中定义了信号RxValid表示接收数据有效，在phy_clk上升沿，若RxValid=1，协议层可以从收发器提取8位并行数据使用[1-3]。RxValid信号变化后至少需要保持1个phy_clk周期，才能保证其被协议层的phy_clk时钟采样。

图1中Data_nrzi为已经过NRZI解码的串行输入数据；drop_bit为去位填充提示，当drop_bit=1时说明出现了连续6个数据1，其后的数据0为位填充位应该除去，不放入hold_reg中；Data_nrzi经过去位填充后放入 hold_reg中，hold_reg收集了8个Data_nrzi数据后，将这8个数据以并行数据DataIn的形式传给协议层。

从图1中可以看出，在处理第二组8位数据时，由于其中有一个位填充需要去除，故处理这组数据用了9个clk周期，导致第一组8位并行数据在DataIn中的持续时间为9个clk周期，比正常多了1个clk周期。这样有两个缺点：

1）1个phy_clk周期为8个clk周期，第1组8位数据持续9个clk周期有可能会被协议层采样两次。如图1中所示，第1组数跨越了两个phy_clk的上升沿，被采样两次。虽然出现这种情况的概率较小，但并不是不存在，且随着位填充数量的增多，这种多次采样的可能性会增大。

2）每当位填充的个数达到8个，输出的DataIn被协议层采样到的并行数据总量会比正确的情况多1个，从而导致数据接收错误。

为了避免上述错误，通常的做法是每当去除了8个位填充数据时，就令RxValid=0并持续1个phy_clk周期，使协议层暂停采样一次，从而避免第2）类错误的发生[7-8]。但这种做法不能完全避免第1）类错误的发生。

1.2 高速发送模式

USB 2．0协议中同样定义了信号TxReady表示收发器准备好发送数据，在phy_clk上升沿，若TxReady=1，协议层便传输过来1个8位并行数据让收发器发送出去[1-3]。同理TxReady信号变化后也至少要保持1个phy_clk周期。

图2中，TxReady由0变为1代表收发器已将包的同步域发送完毕，开始发送早已从协议层传来的第1组8位并行数据；DataOut为协议层传来的8位并行数据；在clk上升沿，将DataOut数据读取到暂存器hold_reg中；sd_raw为并串转换后的串行数据；stuff为添加位填充信号，当连续出现6个1时，stuff=1在串行数据中添加1位位填充数据0；sd_bs为添加位填充后的数据，对sd_bs进行NRZI编码后即可发送给主机。

从图2中可以看出，高速发送模式出现了两类错误：

1）TxReady由 0变为1后开始发送第1组 8位并行数据，而当phy_clk上升沿来临后 DataOut和hold_reg先后变为了第2组8位并行数据，此时第1组数据并不一定恰好刚刚发完，于是会造成数据缺失或重复发送，同时使后面的数据发送混乱。图2中Txready变为1后sd_raw发送的第1个数据1为同步域的最后一位，接着发送的数据00为第1组数据中的2位，其余6位还未发送hold_reg中的数据已变成了第2组并行数据。

图2 高速发送数据模式Fig．2 High-speed send datamode

2）处理第2组并行数据时，由于需要添加位填充，故第2组数据的处理时间需要9个clk周期。由于phy_clk的周期为8个clk周期，故第2组并行数据的持续时间为8个clk周期。于是第2组并行数据的最后一位还未发送，第3组数据已取代了第2组数据。

避免上述错误的常用方法是令hold_reg在其暂存的8位数都转换成串行数据sd_raw后再读取DataOut中的数，而不是在每个clk上升沿都读取。同时，每当添加了8个位填充数据，就令TxReady=0并持续1个phy_clk周期，从而令DataOut暂停变化一次[7-8]。这样做虽然解决了上述问题，但却带来了一个新的错误，如图3所示。

图3 添加位填充造成的数据丢失Fig．3 Data loss caused by bit stuffing

图3中，共要发送4组并行数据。假设发送完同步域后，hold_reg恰好在第一组数据的最后进行采样，则处理第2组数据时需要添加2个位填充位，处理时间为10个clk周期。同时由于位填充没有达到8个，TxReady持续为1，DataOut每过8个clk就变换一次。结果导致第3组数据被错过，没有被hold_reg采样到。这种错误的发生概率虽然很小，但不能完全避免。

1.3 全速收发模式

全速模式下clk的频率为12 MHz，即1个clk周期为5个phy_clk周期[1-3]。在接收数据时，当hold_reg集齐8位数据后，将其传输到DataIn中

并令RxValid=1且持续1个phy_clk，其余时刻令RxValid=0；在发送数据时，当hold_reg中的8位数据全部转换成串行数据后，令 TxReady=1并持续1个phy_clk，其余时刻令TxReady=0[7-8]。因而RxValid和TxReady信号为离散脉冲形式，且脉冲宽度为1个phy_clk周期，不会出现上述错误。

综上所述，USB 2．0传输中位填充造成数据总量的增减会影响数据传输的准确性，需加以解决。

2 解决方案

通过在收发器和协议层之间添加一个2×8位的异步FIFO[9]作为缓存区，可以解决上述问题。如图4所示，异步FIFO的读操作与写操作分别由两个异步时钟clk1和clk2控制，异步复位信号rst同USB设备控制器的复位信号相同。

图4 读写异步FIFO示意图Fig．4 Read and write asynchronous FIFO schematic

接收数据时，当hold_reg集齐8位数据，可在clk时钟控制下将其中的数据写入FIFO中；而在phy_clk上升沿，若FIFO中有数据，则令RxValid=1并读出1组并行数据传给协议层，否则令RxValid=0且不读数据。经分析，此处使用1×8位的FIFO足以满足要求，不会出现FIFO中有数据未读出新数据又写入的情况，但为了保证不出现特殊情况，这里使用2×8位的FIFO，以保证可靠性。

发送数据时，在phy_clk上升沿，若FIFO有空间，则令TxReady=1并将DataOut中的数据写入FIFO，否则令TxReady=0且不写入数据，当协议层数据全部发送完毕令TxReady=0；在FIFO写满的同时也令 TxReady=0；当 hold_reg中的数据全部转换为串行数据后，在clk时钟控制下从FIFO中取出一组数据放入hold_reg中；当FIFO中没有数据时，说明数据发送完毕，可以发包结束符。

3 仿真验证及实验结果分析

3.1 高速接收模式

当位填充较多致使数据处理时间过长，导致FIFO中没有数据时，RxValid变为了0且持续了1个phy_clk周期。从图中可看出输出数据DataIn在RxValid=1时的宽度都为1个phy_clk周期，没有出现多于1个phy_clk周期的情况。

3.2 高速发送模式

图6为高速发送模式的仿真结果。从图中可以看出，收发器工作正常，避免了上述错误的发生。在收发器还在发送同步域时，协议层就已经开始向FIFO中写数据，当写满FIFO后，TxReady变为0，协议层暂停向FIFO传输数据，直到FIFO有空间后才继续传输数据。同步域发送完毕后，hold_reg从FIFO中取出数据并依次发送，没有出现数据缺失或重复发送。从图中可看出从协议层输入的数据DataOut在TxReady=1时的宽度都为1个phy_clk周期，没有出现多于1个phy_clk周期的情况，从而不会被FIFO重复采样。

图5 使用异步FIFO的高速接收模式Fig．5 High-speed receivemode using asynchronous FIFO

图6 使用异步FIFO的高速发送模式Fig．6 High-speed send mode using asynchronous FIFO

3.3 全速收发模式

据1．3中所述，全速收发模式不会出现类似错误，但若是全速高速模式使用不同的收发方式，会增加系统的复杂度和设计难度。异步FIFO同样可以用于全速收发模式，只需要将clk的频率变为12MHz即可，其余与高速收发模式相同，在此不再赘述。

4 结束语

文中通过在收发器与协议层之间增加一个2×8位的异步FIFO作为缓存区，解决了USB 2．0设备控制器在数据传输过程中因位填充而造成的数据紊乱问题，使数据不会出现缺失或重复，类似方法和思想可以用于其他数据传输处理过程。

[1]Compaq， Intel， et al．Universal Serial Bus Specification Revision 2．0[S]．Compaq Computer Corp，2000．

[2]Intel Corporation．USB 2．0 Transceiver Macrocell Interface（UTMI） Specification[S]．Intel Corporation，2001．

[3]周立功．USB 2．0与OTG规范及开发指南[M]．北京：北京航空航天大学出版社，2004：130-162．

[4]Babulu K，Rajan K S．FPGA Implemtation of USB Transceiver Macrocell[C]//First Interfanation Conference on Emerging Trends in Enginerring and Technology，IEEE，2008：966-970．

[5]Lin H Q， Chen Y．Design and implementation of USB 2．0 device controller IP soft core[J]．Ship Electronic Engineering，2008，28（3）：151-153．

[6]Jolfaei F A， Mohammadizadeh N．High Speed USB 2．0 Interface for FPGA Based Embedded Systems[C]//The 4th International Conference on Embedded and Multimedia Computing，2009：1-6．

[7]Elio A A，D M，Edgardo G，et al．A Low Cost FPGA based USB Device Core [C]//2008 4th Southern Conference on Programmable Logic， Proceedings，2008：149-154．

[8]田群朝．专用双缓冲端点USB 2．0设备控制器的研究与设计[D]．西安：西安交通大学，2011．

[9]Lou T L．Using FIFOs to Realize the High Rates Data Communication between USB and DSP [C]//First International Workshop on Education Technology and Computer Science，2009：989-992．