多功能HPLC 组网测试系统的设计与实现

李 铮， 崔 澳， 耿淑琴， 万培元， 徐鲲鹏， 武占侠

（1.北京智芯微电子科技有限公司， 北京 100192； 2.北京工业大学 信息学部， 北京 100124）

0 引 言

电力用户用电信息采集系统中，由于低压电力线高速载波通信（HPLC）信道的复杂特性，可能会出现用户电能表和变压器台区的隶属关系与实际不一致的情况，导致某些节点出现通信困难或电费下发困难等问题[1-5]。

在研发电力线载波通信相关设备时，到外场测试需要花费大量的人力和物力，且不能灵活配置电网拓扑结构，十分不便[6-7]。为此，很有必要构建一套电力线组网测试系统，为研究人员提供统一的实验室测试环境，从而克服场外测试的诸多问题，节约项目开支和开发时间[8-10]。

现有技术仅能模拟理论无噪声的理想载波组网环境，无法对每个测试单元内部的噪声无法分别进行控制，不能模拟实际的组网环境[11]。为了保障载波组网拓扑分级，需要采用屏蔽箱屏蔽空间耦合信号来避免发生载波跨级通信，但如果被测设备的载波发射功率较大，则可能超过屏蔽箱的物理隔离能力[12-13]。

本文设计一种多功能的HPLC 组网测试系统，该系统能够控制每一级网络的噪声水平，并且控制各测试单元之间的信号衰减和延迟，从而提供更便利和真实的测试环境。其次，还提出一种动态自适应白噪声的设计方法，该方法能够代替传统的屏蔽箱来帮助屏蔽非相邻级设备发出的串扰信号。

1 HPLC 组网测试系统硬件设计

1.1 系统总体架构设计

本文提出的HPLC 组网测试系统由中央控制单元、多功能测试单元和路由衰减器三种组件组成。多功能测试单元和路由衰减器之间的载波测试通路通过射频连接线连接，能够屏蔽噪声信号。每两个多功能测试单元之间都会通过路由衰减器进行中继连接，由路由衰减器调整衰减值来构成多种模拟拓扑结构。中央控制单元与这两种组件之间通过通信模块进行无线通信，并实现远程控制。多功能HPLC 组网测试系统架构如图1 所示。

图1 多功能HPLC 组网测试系统架构

1.2 中央控制单元设计

中央控制单元与每一个测试单元及路由衰减器进行无线通信，控制整个组网测试系统的运行，是整个系统最重要的控制单元。其主要由PC 机、与PC 机相连的通信模块、高通滤波器及通信接口组成，如图2 所示。

图2 中央控制单元结构图

PC 机能够运行控制软件和测试软件，测试软件包括组网、抄表、校时等测试项目，并兼顾测试数据的汇总功能。中央控制单元通过通信模块对外进行无线通信，该通信模块作为控制网络的中央节点，协调整个系统内所有通信模块的组网通信。

1.3 多功能测试单元设计

在载波通信组网中，由于实际节点间的距离不同，设备之间的信号会因为距离不同而发生不同程度的衰减和延迟；又因为电力线复杂的信道条件，会带来许多通信噪声。组网测试系统如果直接对电能表和集中器的通信模块进行测试，并不能模拟真实的电力线载波组网环境。本文设计的多功能测试单元不仅可以测试局端或者表端载波设备的数据传输，还可以对被测设备发出的信号进行延迟模拟和耦合噪声等处理，模拟真实组网环境。

典型被测局端设备为集中器载波通信模块（CCO），主要作为载波网络的中央节点；典型被测表端设备为单/三相电能表载波通信模块（STA），作为载波网络的中继及终端节点。多功能测试单元包括模拟信号部分、数字控制部分、通信模块、接口电路和电源模块等，如图3所示。模拟信号部分包括信号继电器组、前置衰减器及模拟前端电路；数字控制部分包括FPGA 和MCU 控制器电路；模拟和数字部分通过数字隔离器分隔，两部分都拥有独立的电源和接地，目的是防止信号相互串扰，影响衰减效果。

图3 多功能测试单元结构

1.3.1 模拟信号部分

模拟信号部分包括前置衰减器、信号继电器组、延迟模拟器及模拟前端电路。

1） 前置衰减器：用于对被测通信信号进行预衰减，控制信号幅度。

2） 信号继电器组：用于切换不同的工作模式，控制被测信号是否通过数字控制电路和延迟模拟单元等。

3） 延迟模拟器：内部由LC 延时网络和物理电缆组成，采用此方式模拟延迟操作较为简便、更为灵活，可用于定性实验测试。

4） 模拟前端电路：能够对多功能测试单元内部的模拟信号进行数模转换、模数转换和自动增益控制等处理。

本文的模拟前端电路使用两块AD9866 芯片，AD9866 在多功能测试单元中的电路图如图4 所示。

图4 模拟前端的电路图

AD9866 兼具12 位的数模转换和模数转换电路功能，因此经常用来取代分立式的ADC 和DAC，而且该芯片的数字接口比较灵活，易与数字后端电路实现简单连接。

AD9866 还具备6 位自动增益控制（AGC）接口，其中AGC 电路具有-12～48 dB 的可编程增益，能够自动调节被测设备通信信号的增益大小，保证通信稳定。两块AD9866 的RX_P 和RX_N 接口处均连接滤波器电路，防止通信信号和载波信号相互影响，如图5所示。

图5 滤波器电路

1.3.2 数字控制部分

数字控制部分包括FPGA 和MCU 控制器电路。

1） FPGA。FPGA 是一种半定制可编程的器件，具有成本低、灵活性强以及外部接口丰富的优点，能够在降低制造成本的同时灵活地制定内部电路结构和外部结构。基于以上特点，FPGA 能够较好地完成多功能测试单元数字控制部分的设计需求。本文的FPGA 选用XC6SLX45_FG484 芯片，负责多功能测试单元的噪声信号发生、信号采集、信号延迟以及基本的数字逻辑信号处理。

2） MCU 控制器电路。本文的MCU 控制器电路使用STM32 系列芯片STM32F103RCT6-LQFP64，其电路设计如图6 所示。MCU 负责控制对外的无线通信模块和通信接口，以及LED、LCD 等显示信息，同时可以控制FPGA 的工作状态，还可外挂TF 卡用于存储信号激励及记录采样数据。

图6 MCU 控制器电路图

完成对数字控制部分的电路设计后绘制数字控制部分的PCB 版图，如图7 所示。

图7 数字控制部分的PCB 版图

1.3.3 通信模块及接口电路

测试单元对外采用有线及无线方式进行通信。测试单元与路由衰减器之间使用射频连接线连接，构成多种组网结构，能为数据传输提供较好的信道条件并屏蔽噪声；测试单元和中央控制单元之间采用无线通信方式可彻底隔绝与外部电气的连接，减少外部电路对信号通道的干扰，并可由中央控制单元同时控制多个装置协同工作，以及远程配置FPGA 的工作模式和参数等。

1.3.4 电源模块

多功能测试单元内配备可选的后备电源，包括电池管理电路及大容量锂离子电池组，可脱离电网独立工作。内部电源网络配置有大容量储能电容及分布安装的退耦电容，能够降低装置内电源噪声对有效信号的影响。

1.3.5 多功能测试单元的主要功能实现

多功能测试单元的功能具体如下：

1） 生成周期模拟噪声。利用FPGA 内置的DDS 单元生成数字激励，经DAC 转化为周期模拟噪声信号，注入信号通路，实现周期噪声的模拟。

2） 生成自定义噪声。通过MCU 读取TF 卡中自定义或现场噪声录播文件，将文件信息经由FPGA 输出给DAC，输出自定义噪声信号，注入信号通路，可以用于测试载波通信的抗噪声能力，模拟真实噪声环境进行测试。

3） 生成动态自适应白噪声。FPGA 可以生成动态自适应白噪声，可以让白噪声的强度根据被测设备信号的功率大小自动调整。该噪声可以代替传统的屏蔽箱，在保证白噪声不会覆盖被测设备信号的前提下，能够提高本单元内的载波通信本底噪声，降低载波信号的信噪比，屏蔽非相邻级设备的串扰信号，使载波网络拓扑分级更稳定。

4） 模拟信号延迟。多功能测试单元提供两种方式实现信号传播延时模拟：第一种方式为让被测信号通过延迟模拟器；第二种方式为让被测信号先经ADC 转为数字信号，通过FPGA 进行延时处理，后将数据流输出至DAC，还原模拟信号，实现信号的延时传输模拟。采用此种方式，在典型采样率50 MSPS 的条件下，信号理论延时分辨率为20 ns，在信号光速传输的条件下对应物理长度分辨率为3×108×20×10-9= 6 m，模拟信号带宽为25 MHz。采用此方式模拟信号延时较为精确。

5） 虚拟电能表。FPGA 还拥有虚拟电能表功能，支持抄收多个电能表数据项，并可产生电能表事件上报信号。虚拟电能表的参数可以由中央控制单元进行设定。

1.4 路由衰减器

路由衰减器是改变载波物理网络拓扑及载波衰减的核心部件，其结构如图8 所示。路由衰减器的对外接口包括通信接口和四路载波接口，分别负责无线通信和HPLC 组网通信。

图8 路由衰减器结构

路由衰减器的主控模块通过通信模块连接中央控制单元，由中央控制单元进行远程控制，以切换不同的衰减值。其主控模块作为主要控制元件，可以通过调节路由衰减器内部的多个数控衰减模块，控制其各个载波接口之间的衰减值，从而控制载波信号的传导路径及强度，实现不同的物理载波网络拓扑。

其中每个数控衰减模块使用3 块HMC472A 芯片进行串联。HMC472A 芯片为宽带6 位数字衰减器，单片总衰减值能达到31.5 dB，衰减精度较高，能够模拟实际中的通信网络的各种情况。数控衰减模块中单片HMC472A 芯片和其连接的低通滤波器电路如图9所示。

图9 单片HMC472A 芯片及其连接的滤波器电路图

2 软件设计

2.1 系统控制软件设计

本文对中央控制单元进行了软件设计，用于控制多功能测试单元和路由衰减器的工作状态，便于工作模式的选择和模拟噪声、模拟衰减以及模拟延迟参数的设置，组网测试系统工作的软件流程如图10 所示。

图10 组网测试系统软件流程

系统共具备三种工作模式：衰减模拟模式、延迟模拟模式和噪声模拟模式，每种模式都可以独立工作，对被测设备通信信号或者虚拟电能表信号进行HPLC 信号模拟和测试。

中央控制单元不仅可以协同控制多个多功能测试单元和路由衰减器，还可以单独控制每一个单元的工作状态，使每一级的噪声、衰减和延迟水平不相同，进而复现现场复杂的电力线通信环境。

2.2 动态自适应白噪声的软件设计

现有技术的组网测试系统使用屏蔽箱来屏蔽非相邻级设备发出的串扰信号，但当被测设备发送功率较大或者被测设备相隔太近时，则可能超过屏蔽箱的物理隔离能力，导致网络逻辑拓扑和物理拓扑不能对应。

本文设计的动态自适应白噪声可以自适应追踪被测设备功率，既可以减小本单元载波信号的信噪比值，又不会因为生成的噪声强度过大导致淹没本单元的有效信号。该噪声能够代替传统屏蔽箱来淹没除相邻分级单元有效信号之外的串扰信号，增强被测载波设备物理拓扑分级的稳定性，还能够简化测试系统结构和降低系统成本。生成动态自适应白噪声的流程如图11 所示，具体可以划分为以下步骤：

图11 生成动态自适应白噪声的流程

1） 程序初始化后，首先根据检测到的功率大小匹配目标噪声强度。

目标噪声强度是提前设定好的若干离散的固定数值，在设定时先将被测设备可控范围内的功率均分为若干组，根据动态自适应白噪声既要淹没除相邻分级单元有效信号之外的串扰信号，又不能噪声过大，导致覆盖本单元有效信号的原则，每一段被测设备的功率范围匹配一个固定数值的目标噪声强度，保证被测设备在可控范围内发出任意功率都能自适应匹配一个强度适中的背景白噪声。

2） 检测当前波形发生器正在输出的噪声强度。

3） 计算当前输出的噪声强度和目标噪声强度的噪声幅差，并将噪声幅差的数值进行分类，根据噪声幅差的大小可将其分为三类：较大、较小和极小。

4） 由于数字控制的自动增益控制电路（AGC）控制精度低但控制范围大，模拟控制的AGC 控制精度高但控制范围小，故结合两者的优点可以实现控制精度高且控制范围大。

当噪声幅差极小时，则直接输出当前强度的白噪声；当噪声幅差较小时，则通过模拟AGC 对噪声强度进行微调后输出该噪声，且再对微调过的噪声进行检测、分类和下一轮调整，直到噪声幅差分类为极小；当噪声幅差较大时，则先通过数字AGC 对噪声强度进行较大数值的粗调，再通过模拟AGC 对噪声强度进行微调后输出该噪声，同样也对调整过的噪声再进行检测、分类和下一轮调整，直到噪声幅差分类为极小。

5） 在输出新的噪声强度之后，经过固定的时钟周期，进行一次初始化，回到检测被测设备功率大小步骤开始循环，重复步骤1）～步骤4），使白噪声信号的强度可以自适应追踪被测载波设备的功率进行动态调整。

3 组网拓扑结构构成

组网测试系统构成各种载波拓扑结构对被测设备进行测试的过程为：首先将13个多功能测试单元和13个路由衰减器交替摆放；然后用射频线将每个组件都与相邻组件相连；再通过路由衰减器调整各个通路的衰减值来修改网络拓扑结构，将衰减值调到最大即可断开该通路连接。

如图12 所示，白色圆圈为安装电能表通信模块（STA）的多功能测试单元，灰色圆圈为安装集中器通信模块（CCO）的多功能测试单元，黑色方块为路由衰减器。该拓扑结构为HPLC 通信中常见的树形拓扑网络，多个测试单元为一个网络层级，相邻网络层级载波通信可以直达，非相邻网络层级载波通信则需要中继。

图12 树状网络示意图

实际的网络中载波拓扑千变万化[11，13]，均可通过路由衰减器的不同配置在测试系统中进行模拟，使被测载波设备形成多种物理拓扑结构。结合多功能测试单元的模拟噪声和模拟延迟，能够在实验室形成与现场环境相似的电力线载波通信网络。

4 结 语

本文设计一种多功能HPLC 组网测试系统，该系统通过多功能测试单元中强大的数字控制部分，可以精确模拟信号延迟并生成多种电力线噪声耦合被测设备信号，用于抗干扰测试；还可以生成动态自适应白噪声，用于代替屏蔽箱屏蔽串扰信号，在简化系统结构的同时增强物理拓扑分级的稳定性。通过路由衰减器中的数控衰减器，使得每条测试通路上的被测信号可以被不同程度地衰减，能够模拟真实电力线信号衰减并实现多种组网拓扑结构的模拟。在实验室中构建一套更加贴近电力系统实际工作环境的模拟组网测试系统，减少通信模块测试实验的时间、设备和人力投入，提高实验的有效性和可靠性。本文研究对HPLC 相关算法和设备的研发具有重要意义。