面向下一代GaN功率技术的超薄势垒AlGaN/GaN异质结功率器件*

黄森，张寒，郭富强，王鑫华，蒋其梦，魏珂，刘新宇

（1.中国科学院微电子研究所高频高压器件与集成研发中心，北京 100029；2.中国科学院大学集成电路学院，北京 100049）

1 引言

相较于第一代半导体（Si、Ge）和第二代半导体（GaAs）材料而言，以氮化镓（GaN）为代表的第三代宽禁带半导体，因其较宽的禁带宽度和优异的光电物理特性，已成为当前半导体和微电子科技领域的主要研究方向之一[1]。AlGaN/GaN异质结构由于具有很强的自发极化和压电极化效应，能在异质界面处诱导高迁移率和高密度的二维电子气（2DEG），已成为目前制造GaN基横向功率晶体管（如异质结场效应晶体管，即HFET）使用最广、材料综合性能最好的异质结构[1]。相比于传统的Si基功率器件，GaN基功率电子器件具有更低的导通电阻和更高的开关频率。凭借与Si基互补金属氧化物半导体（CMOS）工艺良好的兼容性，大尺寸Si基GaN成为射频器件、功率器件、驱动和控制电路单片集成的良好平台，可以满足未来功率电子智能化、小型化的应用需求。

从应用的角度来看，增强型（常关型）功率晶体管是保障功率电子系统安全的核心。目前业界主要采用p-(Al)GaN栅增强型技术制备GaN基增强型功率电子器件[2]，该技术通过在未掺杂的AlGaN/GaN异质结构上形成p-(Al)GaN栅极，利用栅下pn结的空间耗尽区来耗尽2DEG，实现增强型[3]。但是，基于p-(Al)GaN栅技术制备的增强型功率晶体管面临一些影响其稳定性和可靠性的挑战，主要包括3个方面。（1）栅极可靠性差，当栅极施加正电压时，由于p-(Al)GaN层正电荷积累或耗尽的时延，以及AlGaN中电子的俘获效应，p-(Al)GaN高电子迁移率晶体管（HEMT）在栅极正向偏压应力和关态应力下阈值电压不稳定[4]；此外，在高的正栅极偏压下，沟道中的电子经过高电场的加速注入到p-(Al)GaN栅中，使栅极击穿，产生漏电[5]。（2）工艺刻蚀要求较高，栅外区域p-(Al)GaN层的刻蚀至关重要，因此要确保良好的p-(Al)GaN选择性刻蚀，若势垒层刻蚀不干净或过刻，都会降低沟道中2DEG的浓度，从而降低器件性能；实际工艺中，等离子体刻蚀还会导致AlGaN表面损伤，界面陷阱增加，使得2DEG的密度和迁移率下降，晶体管导通电阻增大。（3）难以持续等比例微缩，随着器件特征尺寸的不断缩小，p-(Al)GaN栅长随之等比例缩小，此时栅极对沟道中2DEG的控制能力也会不断下降，造成器件失效。

因此，亟须提出一种更优的方案来满足下一代增强型GaN基功率电子器件的要求。超薄势垒（UTB）AlGaN(小于6 nm)/GaN异质结增强型技术路线为这一问题提供了解决方案。通过将UTB-AlGaN/GaN异质结构与高温低压化学气相沉积（LPCVD）SiNx钝化相结合，利用超薄势垒极化特性实现本征增强型，LPCVD-SiNx/(Al)GaN间高密度正电荷实现栅外区域的2DEG恢复，并结合绝缘栅介质结构，实现了无刻蚀损伤的高可靠增强型GaN-on-Si绝缘栅（MIS）型高电子迁移率晶体管（MIS-HEMT）。

本文从几种实现增强型GaN基功率电子器件的技术入手，重点介绍了UTB-AlGaN/GaN异质结增强型技术的原理和制备方法，以及高绝缘栅介质、界面态工程等关键技术，展示了Si基UTB-AlGaN/GaN异质结构平台上制备的增强型MIS-HEMT，增强型/耗尽型(E/D模)MIS-HEMT反相器电路，以及如何在超薄势垒技术平台上实现功率、射频器件的片上集成。

2 GaN基功率电子器件增强型技术

除p-(Al)GaN栅盖帽层技术外，目前国际上实现增强型GaN基功率电子器件的方法主要有以下3种。

（1）F离子注入技术：由香港科技大学CAI等提出[6]，通过向栅极下的AlGaN势垒层自对准注入带负电的F离子，抬高了势垒层的能带，从而耗尽沟道中的2DEG，实现增强型，器件结构如图1(a)所示。结合MIS技术，可以将阈值电压提高到3 V以上，但由于F离子注入的深度较难控制，在AlGaN/GaN异质结附近的拖尾会造成2DEG的输运性能降低，从而影响器件的可靠性。

（2）增强型Si基金属氧化物半导体场效应晶体管（MOSFET）和GaN-HEMT级联技术：利用低压（LV）Si-MOSFET实现增强型，耗尽型GaN-HEMT承担高压（HV），通过键合技术级联成增强型功率开关器件，器件结构如图1(b)所示[7]。该技术避开了GaN增强型的难点，降低了GaN基异质结构材料的质量要求和制备工艺要求。但Si与GaN芯片间的键合封装会不可避免地引入寄生电感等，限制了GaN基功率开关器件在300 kHz以上高频场合中的应用，此外，由于Si与GaN间工作温度的失配较大，Si-MOSFET的使用限制了器件在更高的温度下工作。

（3）凹槽栅刻蚀技术：利用刻蚀工艺，部分或全部去除栅极区域下的AlGaN势垒层，以削弱其极化效应，降低异质结界面处量子阱对自由电子的束缚能力，降低2DEG密度，达到增强型的目的，其结构如图1(c)所示[8]。采用MIS结构，能有效抑制栅极漏电，提高栅极可靠性，但在对AlGaN势垒层减薄的过程中，刻蚀会引起较大的晶格损伤，降低沟道中2DEG的迁移率，使导通电阻上升。同时由于缺乏刻蚀停止层，刻蚀深度的均匀性较难控制，且随着GaN-on-Si晶圆尺寸的增大，晶圆间的刻蚀均匀性和晶圆内的重复性也会下降。

图1 GaN基功率电子器件增强型技术

除了GaN-Si级联方法外，其余2种技术均是通过去除或耗尽栅极下的2DEG来实现增强型。注入/刻蚀深度及损伤控制是目前实现增强型器件面临的挑战，纳米级的纵向刻蚀深度控制对AlGaN/GaN异质结器件的微加工造成极大困难，开发具有自截止注入/刻蚀特性的工艺或设计具有阻挡层的势垒层结构是实现增强型GaN基器件产业化制备的关键[6]。

中国科学院微电子研究所的研究者发现，LPCVD-SiNx介质与(Al)GaN间存在高达2.6×1013cm-2的正电荷，于是他们在2016年提出了UTB-AlGaN(小于6 nm)/GaN增强型技术路线。该方法利用金属有机化学气相沉积（MOCVD）法良好的厚度控制能力，在Si衬底上外延生长UTB-AlGaN(小于6 nm)/GaN异质结构，实现沟道中2DEG本征耗尽，避开了常规AlGaN/GaN异质结构中纳米级刻蚀的难题，并利用LPCVD-SiNx/(Al)GaN间高密度的正电荷，使栅极以外薄势垒区域的2DEG得到有效恢复，其面密度可达1013cm-2，2DEG方阻降至350Ω/□以下，达到可与常规厚度AlGaN(约20 nm)/GaN异质结构相比拟的数值，UTB-AlGaN（小于6 nm）/GaN异质结增强型结构如图2所示。该方法外延结构简单，优势是采用F基等离子体去除栅下钝化层时，超薄AlGaN势垒层可以作为很好的刻蚀停止层，提高了阈值电压和沟道电阻的均匀性，这种自上而下的工艺有效地促进了Si衬底上制备GaN基MIS/MOS HEMT器件的产业化。

图2 UTB-AlGaN（小于6 nm）/GaN异质结增强型结构[8]

3 采用UTB-AlGaN/GaN异质结实现增强型器件的物理机理及关键工艺

高温LPCVD-SiNx钝化能在AlGaN界面引入高密度的正电荷，可有效恢复UTB-AlGaN/GaN异质结沟道中的2DEG。为了满足GaN基功率器件低漏电、高击穿电压的要求，界面态调控和高绝缘栅介质的选取是保证UTB-AlGaN/GaN异质结器件稳定工作的关键技术。

3.1 高温LPCVD-SiN x钝化有效恢复UTB-AlGaN/GaN异质结沟道中2DEG的机理分析

在UTB-AlGaN/GaN异质结构上生长不同厚度的LPCVD-SiNx钝化介质（13～75 nm），观察其2DEG的电学性能，结果如表1所示。可以看出，与未经过LPCVD-SiNx钝化的异质结相比，钝化13.3 nm LPCVD-SiNx后的异质结中2DEG面密度增加至1.26×1013cm-2，且随着厚度增加趋于平稳，2DEG迁移率从1046 cm2·V-1·s-1增加到1518 cm2·V-1·s-1，其原因可能是当2DEG浓度增加到一定值时，电子间的屏蔽效应增强，远程杂质散射和介质/GaN表面的界面电荷散射被高密度的2DEG屏蔽，使得迁移率大幅度增加。

表1 不同厚度LPCVD-SiN x钝化下UTB-AlGaN/GaN异质结中2DEG的电学性能

利用汞探针C-V表征技术，将钝化层作为栅绝缘介质，得到UTB-AlGaN/GaNMIS结构的C-V曲线，结果如图3(a)所示。可以看出，随着钝化层厚度的增加，其阈值电压逐渐减小，电荷数目增多，将MIS-HEMT和HEMT的阈值电压差(VTH_MIS-VTH_HEMT)与SiNx厚度dSiNx进行拟合，结果如图3(b)所示，可以看出它们呈现良好的线性关系，说明正固定电荷主要存在于LPCVD-SiNx/AlGaN界面，是超薄势垒中2DEG密度增强的主要贡献者。

图3 不同厚度LPCVD-SiN x的C-V曲线及与阈值电压差曲线[8]

根据高斯定理和界面电荷分布，LPCVD-SiNx钝化的UTB-AlGaN/GaN MIS-HEMT的阈值电压和未钝化的UTB-AlGaN/GaN HEMT的阈值电压差值[9]的表达式为：

其中ϕb_i和ϕb分别为汞/LPCVD-SiNx和汞/GaN界面的肖特基势垒高度，e为单位电荷量，△EC_SiNx/GaN为LPCVD-SiNx和GaN之间的导带偏移量，Nox为LPCVD-SiNx介质中的电荷密度，Nint为钝化后LPCVD-SiNx/GaN界面的电荷密度，ε、σ和d分别为介电常数、压电和自发极化电荷密度以及钝化层的厚度。

图3(b)中的数据成线性关系，表明LPCVD-SiNx介质中电荷量为0，固定电荷主要存在于LPCVDSiNx/AlGaN界面[10]。LPCVD-SiNx钝化后AlGaN/GaN异质结构的界面电荷分布如图4(a)所示。由于镓面GaN表面负极化电荷量（σGaN）为1.80×1013cm-2[11]，根据图3(b)中的斜率和εSiNx可以确定Nint为+9.49×1012cm-2，故LPCVD-SiNx钝化产生的净正电荷面密度约为2.75×1013cm-2，说明钝化使LPCVD-SiNx/AlGaN界面引入了高密度正电荷，使UTB-AlGaN/GaN异质结界面的2DEG得到了有效的恢复。

通过扫描开尔文探针显微镜（SKPM）测试发现，随着AlGaN势垒层厚度从18.5 nm减小到5.5 nm，AlGaN/GaN异质结构中的表面电势几乎维持不变（1.08 eV），导致这一现象的原因可能是表面钉扎效应。通过霍尔测试发现，AlGaN势垒层的减薄会导致2DEG面密度从9.60×1012cm-2显著耗尽至1.53×1012cm-2，这使得异质结中的导电沟道向着常关型的趋势发展，其2DEG电荷面密度与Al0.25Ga0.75N势垒厚度的函数关系如图4(b)所示[12]。根据Schrödinger-Poisson方程和解析模拟的一致解，确定了在AlGaN/GaN异质结构上进行20 nm LPCVD-SiNx钝化会引入约3.50×1013cm-2的固定正电荷。引入的固定正电荷会造成AlGaN/GaN异质结中的能带大幅弯曲，从而使得异质结中的2DEG面密度得到显著恢复（1.63×1013cm-2）。

图4 LPCVD-SiN x钝化后UTB-AlGaN/GaN异质结的界面电荷分布及2DEG密度与势垒层厚度的函数关系[12]

3.2 栅介质与UTB-AlGaN/GaN异质结间界面态的调控

由于在GaN表面很难制备出高质量的本征绝缘层，通常情况下介质层/(Al)GaN界面态面密度达1012cm-2，远高于Si系统1010～1011cm-2的水平[13]。HUANG等人发现在含有Ga元素的Ⅲ-Ⅴ半导体材料表面，含有Ga3+的自然氧化层[14]，其氧化导致的Ga—O键可能是表面态的来源之一，另外，高温退火工艺导致的近表面氮空位也会导致界面态[15]。同时由于GaN禁带宽度大，存在深能级的界面态，其电子发射时间常数大。这些深能级界面态的缓慢放电一方面会导致栅极阈值漂移[16]，使MIS-HEMT器件阈值不稳定，另一方面会导致电流坍塌[17]，因此解决由界面态导致的阈值漂移和电流坍塌问题是AlGaN/GaN MIS-HEMT走向实用化的关键。

UTB-AlGaN/GaN异质结界面采用原位低损伤GaN表面远程等离子体预处理（RPP）技术[18]可有效降低表面态。在等离子体增强原子层沉积（PEALD）装置中，首先采用NH3远程等离子体去除表面的自然氧化层，然后进行N2等离子体处理以补偿近表面的N空位，紧接着利用原子层沉积（ALD）技术沉积一层Al2O3栅介质，RPP处理GaN表面过程如图5所示。经过RPP处理后，ALD-Al2O3/GaN界面生成了一层近似单晶的AlN插入层，使得晶体排布有序化，显著改善了界面特性[18]。NH3/N2原位等离子体处理可以有效去除Ga—O键，充分的氮化处理还能防止氧化物栅介质沉积使表面再氧化，产生的近似单晶的AlN插入层将导带能级（EC-0.3 eV）～（EC-0.78 eV）范围内的界面态密度降至2.0×1012cm-2·eV-1以下。

图5 RPP处理GaN表面的过程[18]

利用恒定电容深能级瞬态谱（CC-DLTS）技术测量发现，Al2O3/AlGaN界面态的填充时间（τc）较短，在μs量级，其测量结果如图6(a)所示。基于超低温（10～400 K）CC-DLTS测量，得到Al2O3/AlGaN界面间能级深度（导带和缺陷态能级差EC-ET）在0.02～0.91 eV区间内的界面态密度分布，不同栅偏压UP和脉冲宽度tP条件下的界面态能级分布如图6(b)所示。图6中，Nit为界面态面密度，t0为数据采集起始时间，tW为瞬态周期，T为温度，d0为隧穿常数，Nss为界面态密度，CR和CACC分别为恒定电容和积累区电容值，σn为捕获截面面积。研究证实，尽管存在σn为4.0×10-15cm2的离散能级（EC-ET=0.33 eV），但是经过ALD的RPP处理可以有效地将能级深度（EC-ET）大于0.4 eV的Nss抑制至1.3×1012cm-2·eV-1以下[19]。

图6 CC-DLTS测量的UTB Al2O3/AlGaN/GaN MIS-HEMT器件界面的缺陷和能级分布情况[19]

LPCVD-SiNx钝化介质具有致密性好、热稳定性好、无等离子体表面损伤等特点，在GaN基功率电子器件中具有一定的优势。但是，LPCVD-SiNx的生长温度较高，可能导致(Al)GaN表面热损伤。另外，800℃以上的欧姆合金会导致氢键被破坏，从而导致生长的LPCVD-SiNx/GaN界面发生一定程度的降解，使器件出现不可控制的频率色散和滞回现象。通过将LPCVD-SiNx的生长温度从常规的780℃降低到650℃，同时将欧姆合金的温度从850℃降低到780℃，实现了低频率色散和低阈值电压回滞的AlGaN/GaN MIS-HFET器件[20]。通过恒电容深能级瞬态傅里叶光谱（CC-DLTFS）对改进后的界面进行量化，可以实现从超浅能级到深能级的宽能谱（0.03～1 eV）范围内的缺陷表征，测量的Nss如图7所示。测量发现30 meV浅能级处界面态密度低至1.5×1013cm-2·eV-1，1 eV深能级处界面态密度为4×1011～1.2×1012cm-2·eV-1。

图7 CC-DLTFS测量的AlGaN/GaNMIS二极管N ss分布[20]

3.3 UTB-AlGaN/GaN异质结MIS-HEMT的栅介质工艺

对于增强型GaN器件来说，不论是微波功率器件还是功率开关器件，都需要在较大的栅压下工作，传统肖特基栅AlGaN/GaN HEMT器件的反向漏电较大，导致器件的击穿电压、输出功率、开关效率等性能在一定程度上都会发生恶化，同时由于GaN HEMT器件长期处于较高的电场和温度下，高电场应力和高工作温度也会使肖特基栅极反向漏电大大增加。此时肖特基栅无法满足增强型GaN器件的要求。而在GaN HEMT器件的栅金属和AlGaN半导体间插入高绝缘栅介质形成的增强型AlGaN/GaN MIS HEMT器件，可以显著抑制栅极漏电流，增加栅极摆幅，提高器件的击穿电压。

SiNx和Al2O3是目前GaN基MIS-HEMT器件广泛采用的栅介质。利用等离子增强化学气相淀积（PECVD）装置生长SiNx介质时，由于等离子体直接耦合到GaN样品上[21]，高能等离子体轰击会使表面损伤，界面态增加，栅极泄露增大[22]。而采用LPCVD制备SiNx介质沉积温度高，可避免等离子体轰击[23]，减少GaN表面损伤，但等离子体氮化工艺在高温LPCVD系统中难以实现[24]，同时由于LPCVD-SiNx生长温度高，需在欧姆退火前进行钝化沉积，工艺限制大。

在ALD装置中，由于三甲基铝中Al源和H2O源的不充分反应，生长的Al2O3栅介质中存在大量Al—Al和Al—O—H等缺陷[25]，使栅氧介质中引入正固定电荷，导致阈值电压负移，阻碍增强型的形成。研究发现，采用活性较强的O3取代H2O作为反应的O源，不仅可以使三甲基铝被充分反应，减少介质中的缺陷，而且能避免采用等离子O2源导致的表面轰击损伤问题，其ALD-Al2O3栅介质具有良好的经时绝缘击穿（TDDB）特性[26]。

在原位RPP处理AlGaN表面的基础上，结合ALD-O3-Al2O3栅介质，成功制备出了高均匀性、低滞回的增强型UTB-AlGaN/GaN MIS-HEMT器件，制备的MIS-HEMT器件结构如图8所示。利用该方法制备的器件直流特性如图9所示，图中LG和WG分别为栅长和栅宽，LSD是源漏间距，LGD是栅漏间距，IG为栅极电流。饱和漏电流ID达661 mA/mm（栅源电压VGS=12 V），阈值电压为+0.27 V（以ID为1μA/mm标准判断是否开启，漏源电压VDS=1 V），导通电阻RON为9.0Ω·mm，击穿电压可达1200 V。由于UTBAlGaN/GaN异质结构中栅极凹槽的良好可控性，通过对整个晶圆上的30个器件进行采样，可实现0.15 V的小阈值电压标准偏差(ΔVTH)。

图8 基于超薄势垒技术的Al2O3/AlGaN/GaN增强型MIS-HEMT器件结构[8]

图9 基于超薄势垒技术的Al2O3/AlGaN/GaN增强型MIS-HEMT的直流特性[9]

4 基于UTB-AlGaN/GaN异质结构的功率集成电路

与传统的Si功率器件相比，AlGaN/GaN异质结型功率电子器件具有更低的导通损耗和更高的开关转换速度，目前已被广泛用于各类高频、高效的功率变换器中[27]。此外，GaN基工艺与Si-CMOS工艺有良好的兼容性，可以使功率器件与驱动电路甚至逻辑电路在GaN-on-Si平台上进行片上集成，有效降低寄生参数，减少外围电路元件数量，满足未来功率电子智能化、小型化的应用需求。增强型GaN HEMT不需要额外的负电压源，能极大地简化GaN集成电路的设计和工艺复杂度，因而逐渐成为GaN集成电路平台的主流。2010年，香港科技大学CHEN等基于F离子注入实现了E/D型HEMT、肖特基二极管（SBD）、横向功率整流器（L-FER）以及功率器件集成的全GaN智能功率集成平台（见图10）[28]。

图10 基于氟离子注入增强型技术的GaN智能功率集成平台[28]

为了提高器件栅压摆幅，减小栅极电流泄露，提高耐压能力，2018年，德国夫琅禾费应用固体物理研究所开发了p型栅增强型集成工艺平台[29]，实现了GaN基功率管内集成SBD，有利于全GaN功率集成电路的设计与功能实现。基于p型(Al)GaN盖帽层增强型技术，台积电开发了650 V GaN-on-Si增强型全GaN功率集成电路平台（见图11）[30]，实现了二极管和场效应晶体管（FET）的片上集成，充分发挥了GaN器件高频高效的特点。

图11 基于p型栅盖帽层的全GaN功率集成电路平台[30]

基于凹槽刻蚀的增强型GaN基MIS-HEMT有着高阈值电压（VTH＞3 V）和大栅极摆幅的特性，在下一代高压功率转换系统中很有前景[31]。然而，开启MISHEMT需要更高的电源电压，这就对增强型栅驱动电路和逻辑单元提出了更高的要求。由于其较高的栅极漏电流和有限的逻辑摆幅，基于肖特基栅的HEMT很难开启功率电路，而基于MIS栅的逻辑电路和驱动电路则有着较大的噪声裕度和栅极可靠性，在单片集成的高阈值MIS-HEMT功率电路中具有很大潜力[32]。

4.1 E/D模MIS-HEMT在UTB-AlGaN/GaN异质结构上的集成

在UTB-AlGaN/GaN异质结构中引入Al组分渐变的AlGaN背势垒结构，使增强型MIS-HEMT的阈值电压提升到+3.3 V，同时利用LPCVD-SiNx钝化层作为耗尽型器件的栅介质，实现了E/D型HFET单片反相器单元，结构如图12所示。

图12 基于超薄势垒技术的AlGaN/GaN异质结E/D型MIS-HFET[8]

E/D型MIS-HFET反相器的静态电压转移特性如图13(a)所示，在电源电压VDD为8 V时，该反相器阈值电压达3.6 V，驱动负载β达14.6，同时具有7.76 V的高逻辑摆幅，高噪声容限（NMH）和低噪声容限（NML）分别为4.2 V和3.1 V。70个样品的静态电压转移特性和提取的VTH电压分布如图13(b)所示，该E/D反相器具有很好的阈值均匀性，其均方差小于0.2 V，这说明LPCVD-SiNx钝化层在AlGaN势垒层上实现了自停止刻蚀。反相器击穿特性如图13(c)所示，经测量，其击穿电压高达620 V。研究结果证实，Si基UTB-AlGaN/GaN技术为MIS栅结构的驱动和功率晶体管的片上集成提供了良好的平台。

图13 E/D型MIS-HFET反相器的静态电压转移特性和击穿特性[8]

4.2 增强型MIS-HEMT晶体管、p-(Al)GaN晶体管和绝缘栅混合阳极二极管的片上集成

功率二极管和三极管级联构成的功率变换器应用于各种电压变换电路，但是将增强型GaN基功率二极管和三极管集成在同一衬底上的工艺难度较大，一方面需要进行势垒层的刻蚀，另一方面需要将二极管和三极管的制作工艺进行协调、匹配，其工艺繁杂，且成品率低。基于该薄势垒AlGaN/GaN异质结构可以实现增强型MIS-HEMT晶体管、p-(Al)GaN HFET和绝缘栅混合阳极二极管的片上集成，且无需刻蚀势垒层，其结构如图14所示[33]。通过减薄势垒层的厚度、增加AlGaN势垒层中Al组分的浓度可以使增强型MIS-HEMT的阈值电压增大。与传统的AlGaN/GaN二极管相比，在UTB-AlGaN/GaN异质结构上制备的混合阳极二极管具有更低的开启电压和更高的反向阻塞电压。对于增强型p-(Al)GaN晶体管，超薄势垒结构使其具有更高的阈值电压和更大的跨导。Si基UTB-AlGaN/GaN异质结构平台实现了GaN基功率晶体管和二极管的片上集成，进一步推动GaN功率集成电路向着小型化、紧凑化的方向发展。

图14 增强型MIS-HEMT、p-(Al)GaN HFET和绝缘栅混合阳极二极管在UTB-AlGaN/GaN上的集成[33]

4.3 功率和射频器件在UTB-AlGaN/GaN异质结构上的集成

在Si基UTB-AlGaN/GaN异质结上可以实现功率和射频器件的单片集成，在制造毫米波和太赫兹功率放大器等高频率器件方面具有很好的应用前景。在Si基UTB-AlGaN/GaN异质结平台上可以实现E/D型逻辑电路、功率整流器、射频功率放大器的片上集成，其结构如图15所示。E/D逻辑电路有较高的固有功耗，但有利于GaN-on-Si功率器件的栅极驱动；与传统的AlGaN/GaN的二极管相比，采用肖特基-欧姆混合阳极二极管可以实现更低的起始电压和更高的反向截止电压；对于射频功率放大器，绝缘栅极可以更好地抑制反向漏电流，同时减小绝缘栅层的厚度也可以提高高频性能，但相关的界面态和介质可靠性需要仔细设计。

图15 功率器件、射频功放和驱动电路在UTB-AlGaN/GaN-on-Si上的集成[8]

5 结束语

采用UTB-AlGaN/GaN异质结构实现增强型GaN基功率电子器件，无需刻蚀势垒层即可实现沟道2DEG的本征耗尽，解决了栅极可靠性、刻蚀不均匀和不可控的问题，提高了成品良率，有利于GaN-on-Si MIS-HEMT的产业化制备。本文揭示了高温LPCVD-SiNx钝化有效恢复UTB-AlGaN/GaN异质结中2DEG的物理机理，并分析了采用RPP技术有效降低UTB-AlGaN/GaN异质结表面界面态的原理，介绍了GaN基MIS-HEMT目前采用的SiNx和Al2O3两种高绝缘栅介质的特性，证实了采用ALD-Al2O3栅介质制备的UTB-AlGaN/GaN MIS-HEMT器件具有击穿电压高、栅极漏电小、阈值回滞小等特点，最后展示了Si基UTB-AlGaN/GaN异质结构平台上功率集成电路的研究进展，论证了在超薄势垒技术平台上实现功率、射频器件单片集成的可行性，为在大尺寸硅衬底上实现GaN射频器件、功率器件、驱动和控制电路单片集成奠定了技术基础。