基于FPGA 的大功率压电陶瓷数字驱动电源设计

康玉宽 ，郑翰琳 ，黄 巧 ，申 伟

(1.西南科技大学 城市学院，四川 绵阳 621000；2.西南科技大学 信息工程学院，四川 绵阳 621000)

0 引言

随着国内科技的迅速发展，国内大部分领域对大推力、高精度的位移装置产生了迫切的需求。压电陶瓷具有逆压电效应的特性，而压电陶瓷叠堆由多片压电陶瓷组成，它们在机械上串联，在电路上并联，总推力相当于所有陶瓷片推力的总和[1]。叠堆型压电陶瓷具有体积小、响应速度快、推力大、精度高等优点，在国内外已经得到了广泛的应用[2]。

压电陶瓷的使用离不开驱动电源，而压电陶瓷的工作性能大部分由驱动电源的性能好坏决定，因此对压电陶瓷驱动电源有了更高的要求。目前压电陶瓷驱动电源主要分为电荷驱动型和电压驱动型两类[3]，电荷型的驱动方式存在低频稳定性差，静态工作下具有电荷泄露大、非线性、零点漂移严重的缺点；电压型的驱动方式结构电路简单、可靠性高、纹波小，在静态、低频应用中得到普遍的应用[4]。

因此本文在电压型半桥逆变拓扑[5]的基础上，基于FPGA 设计了一款数字控制的大功率、高精度、低纹波的压电陶瓷驱动电源。

1 系统结构设计

压电陶瓷驱动电源系统结构如图1 所示。该系统以现场可编程逻辑门阵列(FPGA)作为控制核心，通过18位的隔离采样A/D 将输入带宽10 Hz～800 Hz、幅值0～5 V的正弦模拟信号和输出端反馈网络所采集到的模拟信号转换为数字信号，系统采用PID 控制算法将该两种数据以单周期的调节方式计算输出PWM 占空比，再通过MOSFET 驱动电路来精准地控制半桥逆变电路的输出，在经过巴特沃斯滤波器之后输出到压电陶瓷，实现对压电陶瓷的精确驱动。半桥逆变电路的电源电压由AC-DC电源提供。

图1 系统结构图

2 硬件电路设计

2.1 半桥逆变电路

半桥逆变电路如图2 所示，V1和V2分别为半桥逆变电路的上桥臂MOSFET 和下桥臂MOSFET，由驱动器提供开关频率f 为100 kHz 的互补SPWM 低压信号，为防止上下两个桥臂的互导通使电路短路，需要在互补的两路SPWM 之间加入一定的死区时间。AC-DC 电源VC输出高压直流经过半桥逆变电路斩波后，经过由电感L和电容C 所构成的巴特沃斯低通滤波器[6]得到低纹波、高精度的电压，用于驱动压电陶瓷。

图2 半桥逆变电路

2.2 滤波电路

为保证压电陶瓷驱动电源输出的纹波小，需要合理地设计滤波器参数。巴特沃斯滤波器的幅度平方函数定义为：

式中C 为常数，N 为滤波器的阶次，λ 为归一化低通截止频率。

因此巴特沃斯滤波器在频带内的衰减定义为：

由式(2)可得滤波器的阶数N 为：

本文所设计的压电陶瓷驱动电源的输出带宽为10 Hz～800 Hz，因此通带截至频率Ωp为800 Hz，通带衰减αp为3 dB，根据压电陶瓷叠堆的特性，其工作频率在5 000 Hz以上的高频信号时，陶瓷不响应，因此阻带起始频率Ωs为5 000 Hz，阻带衰减αs为30 dB。由式(3)可计算出巴特沃斯滤波器的阶数N 为1.88，向上取整后滤波器的阶数为2。

查表后可得到2 阶巴特沃斯低通滤波器的归一化LPF 基准滤波器参数L1=1.414 21 H，C1=1.414 21 F。

因此本文所设计的电感值为：

电容值为：

其中M 为待设计滤波器截止频率与基准滤波器截止频率的比值，K 为待设计滤波器特征阻抗与基准滤波器特征阻抗的比值。由式(4)和式(5)计算出待设计的电感为3 000 μH，电容为0.2 μF。

2.3 MOSFET 驱动电路

由于开关频率高，要求驱动电路具有更快的响应速度、更强的驱动能力并具有稳定性[9]，同时需要减少开关损耗[10]。设计采用了UCC21520A 隔离式双通道栅极驱动器，尺寸小、功率密度大、具有增强隔离用于保护。其开关延迟仅有19 ns，保证了控制信号的实时性，共模瞬态抗扰度的最小值为100 V/ns，确保了高精度的控制半桥的开断。

PWM 信号输入设计了RC 滤波器可以用来滤除由非理想布局或长PCB 轨迹引入的干扰。禁用引脚在设为高电平时可同时关断两个输出，在悬空或接地时允许器件正常运行。作为一种故障安全机制，一次侧逻辑故障会强制两个输出为低电平，用于保护半桥逆变电路中的MOSFET。由于寄生电感可能导致功率晶体管的门源驱动电压出现振荡现象，如果超过了阈值电压，就有可能误开启甚至出现击穿，因此在栅极驱动上加上齐纳二极管保证振荡低于阈值，从而保护半桥和驱动电路。

2.4 采样电路

图3 MOSFET 驱动电路

为了使压电陶瓷在不同频率下，能够稳定输出100倍增益的电压，系统采用了电压闭环控制的方式，采用反馈采样电路获取输出电压，电路如图4 所示。其中R1和R2采用精密电阻构成了分压电阻[11]，将压电陶瓷驱动电源输出两端的电压缩小100 倍，得到模数转换芯片能够采集的电压信号，同时为了减少分压过后电压信号的纹波干扰，需要对分压后的电压进行滤波，由于输出的频率在10 Hz～800 Hz，因此采用R3和C1构成了低通滤波器对分压后的电压进行滤波，为保证隔离采样的精度，这里选用了ADI 公司的AD215 线性隔离运放，该芯片具有±10 V 的信号输入范围，高输入阻抗，且在1 kHz 的时候具有-80 dB 的低谐波失真。最终通过18 位高精度的A/D 采样芯片将AD215 输出的隔离采样电压VADC转换为数字信号到FPGA。

图4 反馈采样电路

3 FPGA 控制算法设计

为保证压电陶瓷驱动电源具有高精度、稳定的驱动性能，在系统中引入了电压闭环控制[12]，以载波频率为单周期的控制方式调节驱动电源的输出电压，其控制框图如图5 所示。FPGA[14]驱动18 位A/D 采样芯片在T0时刻对输入电压信号AD1和反馈电压信号AD2进行采样，FPGA 可以在一个采样周期中同时对输入和输出信号进行采集，减少了反馈信号与原信号的相位差，也提高了系统对数据处理的速度。系统将计算其偏差和偏差的变化，将这两个参数代入PID 算法中计算得到输出的占空比D，等待下一个T1时刻到来后，立刻输出占空比D 到MOSFET 驱动器，然后重复T0时刻的步骤。

图5 FPGA 控制框图

输出占空比D 的计算：

其中P 为比例参数，I 为积分参数，e(i)为当前输入电压信号与反馈电压信号的误差(即e(i)=)，F为FPGA 中SPWM 生成模块的主频频率，M 为载波频率，AD1为输入电压信号。

其中PID 控制算法[15]中的核心参数是让闭环控制稳定的关键，如果采用不断地实验去调节参数，工作量将十分巨大，因此需要先确定开关频率为100 kHz，PID的计算也按此频率进行，确保系统稳定运行，使用数学公式解算出PID 控制参数，在此参数基础上，进行试验对参数进行微调，使其达到预期的效果。

4 仿真与实验测试

通过Simulink 仿真软件平台对本设计的压电陶瓷驱动电路进行仿真，先采用理论计算的参数和模型进行仿真，再根据仿真的结果对参数进行细微调整后，仿真得到适合的参数，输出波形也达到预期效果，并做了一台输出功率可达1 kW、输入信号带宽为10 Hz～800 Hz、增益100 倍的压电陶瓷驱动电源，并对静态容值为5 μF的压电陶瓷进行各项性能测试。

4.1 电路仿真

为了验证驱动电源的稳定性和精确性，对压电陶瓷驱动电路进行仿真分析，仿真电路如图6 所示，其仿真结果如图7 所示。

图6 压电陶瓷驱动仿真电路

图7 仿真驱动波形

该仿真电路的输入电压E1=500 V，MOS1 和MOS2 分别为半桥电路的上桥臂和下桥臂，其开关频率为100 kHz，控制信号为互补SPWM 信号，死区时间为100 ns，输出电感L1=3 000 μH，电容C1=0.2 μF，负载为与压电陶瓷等效容值为5 μF 的电容。

在仿真电路中，输入信号幅值为0～5 V、频率为800 Hz的正弦信号，其输出波形如图7 所示，第一个为电流输出波形，第二个为电压输出波形，其幅值为498 V，输出增益约为100 倍。

4.2 驱动能力测试

测试条件为：AC-DC 电源输出设置为500 V，输入信号为0～5 V 正弦信号，为测试不同频率下的驱动能力，将输入信号频率分别设定为10 Hz～800 Hz 中9 个频点进行输出能力的测试，通过示波器得到不同频率下压电陶瓷驱动电源输出的电压、电流波形。如图8 所示，在输入信号为10 Hz～800 Hz 的条件下，输出电压稳定在500 V左右，在各频率下的输出电压没有明显的波动，该压电陶瓷驱动电源输出稳定，输出能力强。

图8 频段内电压输出实验数据

图9 为输入800 Hz 的小信号时驱动电源的输出波形，输出电压最大值为495.7 V，电压输出经过巴特沃斯滤波器滤波之后，电压波形平滑、纹波小、没有畸变，实现了电压输出的高精度控制。

图9 输入信号800 Hz 时驱动电源输出波形图

对800 Hz 下的输出波形进行FFT 分析，输入信号为含有2.5 V 的直流分量、频率为800 Hz、幅值为5 V 的交流信号，分析结果如图10 所示，可以看出直流信号和800 Hz 信号的基波幅值的比例接近100%，800 Hz 的基波幅值为246，THD(畸变率)为2.36%，结果表明，电压输出波形由直流分量和800 Hz 组成，其他频率的信号幅值接近于0，输出波形畸变很小。

图10 输出波形的FFT 分析

表1 为负载CL=5 μF，输入信号为0～5 V、800 Hz 时压电陶瓷驱动电源实验数据表。由此表可知，在不同输入电压下，驱动电源的实际输出与理论输出相差无几，输出增益能稳定在99 以上，电压输出纹波只有几十毫伏，可以看出压电陶瓷驱动电源输出增益稳定，驱动能力强，性能稳定可靠。

表1 压电陶瓷驱动电源实验数据

5 结论

本文提出了一种基于FPGA 的大功率高精度压电陶瓷数字驱动电源的设计方案，电路中采用巴特沃斯低通滤波器设计，并使用以FPGA 作为运算核心的单周期PID控制算法，提高了系统的稳定性、精确性和驱动能力。根据仿真和测试结果可以得到以下结论：

(1)经过理论分析和实际测试后，可以看出该驱动电源在10 Hz～800 Hz 的频率范围内驱动压电陶瓷等效容值为5 μF 电容时，压电陶瓷驱动电源的输出电压保持稳定，输出功率高。

(2)根据FFT 分析结果和测试数据，可知压电陶瓷驱动电源的输出电压增益稳定、误差小，电压波形畸变小、纹波低，满足叠堆型压电陶瓷的驱动需求。