宽带数字阵列雷达接收通道的优化设计方法研究

钱 璐，邹 林，汪学刚

(电子科技大学信息与通信工程学院 成都 611731)

由于相控阵雷达在通道一致性、同时执行多功能、多目标跟踪等方面的要求，迫切需要数字化技术的应用，因而数字阵列雷达(digital array radar, DAR)成为研究热点。DAR 是一种采用数字波束形成技术来形成接收和发射波束的全数字阵列电扫描雷达，具有良好的抗干扰能力和多工作模式切换能力[1]。

宽带数字阵列雷达(wide-band digital array radar,WB-DAR)除具有普通数字阵列雷达的优势外，还具有高距离分辨力、获取未知目标距离像、对目标进行分类和识别等特点，因而得到了越来越多的关注[2]。WB-DAR 系统要实现大角度范围内的扫描，必须考虑孔径效应和孔径渡越时间的约束问题。因此，针对特定指向，通过模拟或数字方式补偿时延来实现宽带宽角度扫描是WB-DAR 系统的必然选择[3-9]。波导或同轴电缆可进行模拟时延补偿，但会带来较大的体积和功耗，实现成本高且易受环境影响。改进的光纤时延补偿无法获得任意时延[5-8]。传统的数字时延补偿有加密采样、时域内插[9]等方法，但也无法获得任意时延且会造成处理数据量的增加。文献[10]针对UWB 系统提出数字延迟线和分数时延滤波器相结合的数字时延方式来形成波束。文献[11-12]分别讨论了在WB-DAR 系统子阵和阵元层面采用分数时延滤波器来形成宽带波束，这种数字时延波束形成方式适应WB-DAR 系统的结构特点，具有良好的可实现性和宽带波束形成性能。基于这种方式的WB-DAR 系统对每个阵元收到的回波信号采样进行正交解调、M倍抽取、幅相加权以后，各通道完成不同的整数倍和分数倍时延，合并形成I 路和Q 路基带信号。

由于目前专用的DDC(digital down convertor)器件尚难以满足WB-DAR 输入带宽和数据率的要求，下变频和抽取处理过程通常选择大规模现场可编程逻辑门阵列FPGA(field programmable gate array)器件实现。其中，主要消耗乘法器和加法器资源的模块是由抗混叠滤波器和抽取模块构成的宽带信号抽取器和后继的可变分数时延滤波器。因此，减少接收通道资源消耗的关键在于优化设计方法，降低抗混叠滤波器和分数时延滤波器的阶数来满足指定的性能指标条件。

当前多级抽取框架下常采用积分梳状(cascade integrated comb, CIC)滤波器或半带(half band, HB)滤波器来降低滤波器阶数[13]。对于宽带数字接收通道，在有限的采样率下处理大瞬时带宽的信号，需要在抽取倍数和级数都不高的条件下，在较大的相对带宽范围内保证带内平坦度，提供陡峭的过渡带。但CIC 滤波器需要较高级数级联才能提供良好的带外抑制，并且为了保证带内平坦度，还需要设计补偿滤波器[14]，增加了设计复杂度；HB 滤波器则不易实现陡峭的过渡带。因此，在工程实现时，宽带数字接收通道常采用具有线性相位特性的多级通用FIR 滤波器来提供理想的频响特性。在此基础上，本文提出了一种新的优化设计方法，与传统方法相比，能够在满足同样性能要求的情况下，消耗更少的硬件资源。

1 多级抽取结构WB-DAR 系统接收通道频率响应函数

从当前的高速ADC 器件指标和宽带雷达信号带宽参数看，宽带雷达数字接收机的抽取倍数M并不高，通常采用两至三级抽取即可实现。在随后分析中，以两级抽取结构为例，相应的结论稍作扩展就适用于更多级数的抽取结构。由两级抽取器和可变分数时延滤波器组成的典型接收通道结构如图1a所示，图中的抗混叠滤波器均为通用线性相位FIR滤波器，其频率响应函数分别为H1(jω)和H2(jω)，抽取倍数M=M1M2。可变分数时延滤波器采用Farrow 结构[15]实现，其分支滤波器采用通用线性相位FIR 滤波器，总体频率响应表示为Hd(jω)。

显然，图1a 给出的典型结构中，抽取处理是非线性的，且不同滤波器工作的数据率也不相同。因此，需要利用文献[13,15]给出的等价关系，将典型结构变换为图1b 给出的等效结构，在此基础上分析整个通道的总体频率响应特性。

图1 WB-DAR 接收通道结构

基于Farrow 结构实现的可变分数时延滤波器结构如图2 所示，各分支滤波器系数为a(n,k)，n=0,1,2,···,N−1，k=0,1,2,···,L，得到并行的分支滤波器和VFD 滤波器的频率响应函数分别为：

图2 Farrow 结构示意图

同样，如果两级抗混叠滤波器系数为h1(n)和h2(n)，则可得到两级滤波器的频率响应函数分别为：

进行等价变换后，整个WB-DAR 系统接收通道的总体频率响应函数H(jω)可以表示为：

针对H(jω)的指标要求，设计目标函数和约束条件，求解出两级滤波器系数。

2 基于最小最大化准则的优化设计方法

由于求解对象是级联滤波器的系数，这一类型的最优化求解问题不是凸优化问题，没有全局最优解，但通过合理设置初始化系数，可以求出近似最优解，从而使系统总体频率响应满足指标要求[16]。

在FIR 滤波器求解过程中采用的最优化准则一般可以从最小最大化、最小二乘和约束最小二乘等不同准则中选择，最优化准则的选择并不影响求解近似最优解的过程。以下讨论的求解过程都基于最小最大化准则进行。

设总体频率响应函数H(jω)满足：

式中，

且 δc为 通带内纹波；δs为阻带内纹波。采取抽取时过渡带不混叠的方式来提高信噪比，将参数设置为：ωs=π/M且ωc=π/M−Δ，Δ >0。

为了得到更好的滤波器性能，定义加权函数：

加权后误差函数的形式如下：

则求最优解的过程即为寻找未知的滤波器系数h1(n)(n=0,1,2,···,N1/2)、h2(n)(n=0,1,2,···,N2/2)、a(n,k)(n=0,1,2,···,Nm/2，k=0,1,2,···,L)以 及误差δ。实现最小化δ 的同时满足：

当最小化后的δ 满足 δ ≤δc时，得到的总体滤波器频率响应就能够达到式(6)的要求。

求解时，使用Matlab 软件提供的最优化函数fminimax 来完成多次迭代求解。如果在求解时能够给出合适的初始化滤波器系数，则可以降低对滤波器阶数的要求，使求解过程收敛速度加快。求解过程如下。

1)保持 δc和 δs不变，设置ωs1=M1ωs，ωc1=ωc，d=0，将式(6)～式(9)中的H(jω)替 换成H1(jω)，利用fminimax 求解出幅频响应满足要求的N1/2+1个系数h1(n)。

2)保持 δc和 δs不变，设置 ωs2=M1ωs，ωc2=M1ωc，d=0，将 式(6)～式(9)中 的H(jω)替换成H2(jω)，利用fminimax 求解出幅频响应满足要求的N2/2+1个 系数h2(n)。

3)保持 δc和 δs不变，设置ωs3=Mωs，ωc3=Mωc和多个期望的di，将式(6)～式(9)中的H(jω)替换成Hd(jω)，利用fminimax 求解出群时延误差满足要求的(Nm/2+1)(L+1)个系数，然后按照式(5)评估得到的总体频率响应函数特性，如果不满足要求，则修改滤波器阶数，重复步骤1)～步骤3)，直到满足要求。

4)将得到的h1(n)、h2(n)和a(n,k)作为N1/2+N2/2+(Nm/2+1)(L+1)+2个滤波器系数的初始解，根据式(6)～式(9)，将总体频率响应函数给出的δc、δs、ωs和 ωc代入，利用fminimax 求解出满足要求的多级滤波器的最优系数。

5)在得到第一次的最优解后，减少N1、N2、Nm和L，重复步骤1)～步骤4)，直到阶数减少后，求解出的滤波器系数对应的频率响应不再满足要求，则上一轮得到的滤波器系数就是阶数最少的近似最优解。

为了减少总执行次数，上述过程可以按照通常使用的FIR 滤波器阶数估算公式计算出N1和N2的初始值，按照两分法降阶，可有效地降低计算次数。下面通过一个设计实例来说明本文设计方法的应用性。

3 设计实例

本文设WB-DAR 接收通道抽取倍数M=6，分两级抽取实现M1=2和M2=3，通带内纹波δc=0.002 3，阻带纹波 δs=0.003 0，通带截止频率ωc=0.5π/M，阻带起始频率ωc=0.5π/M，分数时延间隔Δd=0.1，时延误差小于0.001。

先设置滤波器初始系数为全零，从步骤1)～步骤3)分别利用fminimax 函数求解出两级抗混叠滤波器和VFD 滤波器系数，评估接收通道总体频率响应函数是否满足要求，当满足要求时，对应的滤波器阶数在表1 中给出。随后，以此时的滤波器系数为初始系数，再进行联合优化求解，如果得到的接收通道总体频率响应函数满足要求，则减少各级滤波器阶数，重复步骤1)～步骤4)，经过数次重复后，总体频率响应函数满足要求时的各级滤波器最少阶数也在表1 中给出。

表1 总体频率响应函数满足要求时两种方法所要求的各级滤波器最少阶数对比

由表1 中给出的滤波器阶数可知，采用本文提出的优化设计方法可以有效减少各级滤波器的阶数。新旧方法均采用横截型滤波器结构实现，乘法器个数=滤波器阶数+1。可见，本文方法能有效减少硬件乘法器的使用，从而降低整个WB-DAR 系统接收通道的资源消耗。数字滤波器使用的乘法器和加法器个数由滤波器阶数决定，采用同样的级联型或其他结构实现时，本文方法亦可降低资源消耗。

采用本文方法得到的接收通道的总体幅频响应和群延时特性曲线如图3 所示，图中的曲线对应di=0,0.1,0.2,0.3,0.4,0.5的不同时延情况，仿真结果显示，设计满足指标要求。

图3 接收通道频率响应特性曲线

4 结束语

WB-DAR 系统抗干扰能力强，可灵活切换多个工作模式，还能够对目标进行分类和识别，为下一代的软件定义雷达提供了理想的实现平台。数字接收通道是WB-DAR 系统的主要组成之一，因此，研究数字接收通道的优化设计方法对降低WBDAR 系统复杂度有重要意义。在WB-DAR 系统的数字接收通道中，多级抽取和数字时延模块是主要的资源消耗部分，本文在通用FIR 滤波器基础上，基于多级抽取结合可变分数时延滤波器的结构进行研究，提出了一种新的优化设计方法，该方法简单易行，与传统方法相比，在满足同样性能要求的情况下，消耗更少的硬件资源。