一种10 bit电流舵型DAC 的设计与仿真

王 冠，张 静

（北方工业大学信息学院，北京 100144）

随着科技信息化的发展，通信系统给人们日常生活带来了多方面的影响，成为了生活中不可或缺的一部分。所以在这个高度信息化的时代，以二进制形式传输信号的需求量越来越大，对信号传输的质量要求也越来越高。然而，可直观获取的信号本质上都是模拟信号，需要将其转换为数字信号供电子设备识别处理，处理后的数字信号又要被转换成模拟信号供后一级接收[1]。所以，数据转换器在信号处理流程中是必不可少的。

在集成电路产业中，无论是从科研角度，还是从商业角度来说，数模转换器都是研究的热门。然而，数模转换器传统架构却是十分程序化的，其内部电路存在冗余模块，这会增加额外的功耗以及芯片使用面积。而现在的电子设备发展趋势为小型化、低功耗、高精度。高速DAC 结构主要应用于视频信号处理、直接数字信号的合成、无线信号的发射等[2]。电流舵型DAC 由于速度快、宽频带、对寄生参数不敏感等优点被广泛应用于通信领域[3]。

文中提出了一种采用低温漂、高精度的基准电流源替代传统DAC 结构中使用到的带隙基准电压源及电压-电流转换电路，此举大幅度降低了芯片使用面积以及动态功耗；对于版图布局，文中提出了一种采用中高位电流源交叉排列形式的版图布局方法，相比于传统电流源布局方法大大降低了布局、走线难度。DAC 在后仿真中仍然保持高性能，说明此方法有效降低了由寄生参数引起的梯度误差和随机误差。

1 基本架构

分段式电流舵型DAC 的电流源由二进制码、温度计码两种形式控制。二进制码的优点是电路结构简单、无需译码电路、版图面积小、易于集成，缺点是转换过程中会产生较大的毛刺、单调性差；温度计码的优点是转换毛刺小、单调性好，缺点是需要译码电路这一额外的模块、版图所占面积会增大。综合考虑两种编码形式的优劣，文中设计采用“6+4”式分段，即高6 位采用温度计码、低4 位采用二进制码，从而得到面积和性能之间的平衡[4]。

设计的DAC 基本架构如图1 所示。整体架构分为两部分，其中数字部分电压为1.2 V，这一部分包含寄存器、译码器、延时单元、时钟驱动电路和锁存器模块；模拟部分电压为2.5 V，这一部分由电流源与开关阵列、基准电流源以及偏置电路组成。电流源与开关阵列是DAC 最关键的部分，它所需要的差分开关信号由数字部分的差分输出提供，其输出的电流由镜像基准电流源的输出电流得到。

图1 10 bit电流舵型DAC的结构框图

2 关键部分模块设计

2.1 基准电流源

在高精度数模转换器中，带隙基准源电路作为基准电流源，其精度直接决定了单位电流源的性能[5]。电流源与开关阵列里的电流是通过基准电流源的输出镜像过来的，而这个电流会直接影响DAC 的输出。参考电流的温度特性会影响DAC 的静态性能，即INL[6]。传统结构的BGR 基准电压的温度特性受运算放大器失调的影响明显，而且由于存在工艺偏差、失配等因素，传统BG 的精度较低[7]。

文中设计去掉了传统的带隙基准电压源及电压-电流转换电路，改用一个基准电流源，目的是降低芯片的使用面积以及动态功耗。对于基准电流源的要求是最终输出的电流要具有高精度（输出值为5 μA）及低温漂系数（＜10 ppm/℃）。

芯片正常工作时，电流的存在导致其内部会产生热量，从而迫使周围温度升高；而在一些特殊情况下，例如北方冬天的室外，芯片则会工作在寒冷的环境中。要想使得芯片在各种温度中都能正常工作，首先就要保证这个电流在各种温度条件下都是稳定的。

在30 ℃时，电流达到最低点为小于-5.03 μA，在120 ℃时，电流达到最高点为大于-4.98 μA，最值之差约为50 nA，温度系数为3.1 ppm/℃，达到了实验初期设定的输出值为5 μA、温漂系数＜10 ppm/℃的要求。

2.2 电流源与开关阵列

模拟部分的电流源与开关阵列是整个DAC 的核心，无论是从电路参数的确认，还是到版图的布局方式，都是DAC 设计流程中的重中之重。对电流源电路参数进行确认时，以最低有效位的电流值作为单位参考基准电流Iref。满量程工作时，低4 位的电流源输出为：

中3 位的电流源输出为：

最高3 位的电流源输出为：

所以DAC 的满量程输出为：

若设定单路满量程输出电流值为5 mA，则Iref=4.89 μA，由于在系统中还要考虑输出信号对后级模块的性能影响，所以设计的Iref=5 μA，满量程输出电流值为5.115 mA。在DAC 芯片内部，电流源与开关阵列是设计的重点，电路结构虽然简单，但是其匹配性、输出阻抗等因素对DAC 的动态、静态性能有直接的影响。

电流源与开关阵列在DAC 整体版图中占了大部分面积。设计的电流源采用经典的PMOS 型cascode 结构，电流源产生电流Iref，并通过开关闭合的那一条支路输出。SWP、SWN 的输入是来自于数字部分锁存器的差分输出信号，这一对信号决定着哪一路导通、哪一路截止。差分开关有两个作用，首先是增加输出摆幅、减小噪声；另一个作用是保证了电流通路始终存在，不会影响DAC 的转换速率，保证电流源的工作状态不被改变。

电流源的输出阻抗与INL、DNL 的关系为：

上面两式中，k代表开启的电流源个数。当所有电流源正常工作时，理想的INL值为0，N代表DAC的分辨率，其中，RL为输出负载电阻，RO为输出阻抗，RO越大，INL、DNL越小。

另外，当DAC 的输出采用差分形式时，对输出作离散傅里叶变换后的频域波形中只存在奇次谐波，偶次谐波被抵消掉，从而式（16）可以变为：

可以看出，SFDR也与RO有关，设计时按照SFDR大于75 dB、RL为50 Ω设计，RO应大于1 MΩ。

电流源中的电流为：

其中，Aβ=2%μm,AVTH=7 mV·μm。

由此可以推断出，对电流源的面积需求表达式为[8]：

当DAC的成品率要求在92%以上时，则C=1.41[9]，此处的N为温度计码所占位数，最终得到DAC 电流源的最小面积为40 μm2，为了节省芯片面积，电流源尺寸采用W=6.4 μm、L=6.4 μm。

3 关键部分版图设计

在整个DAC 版图中，所占面积最大的为电流源及开关阵列模块，其静态性能(DNL和INL)与电流源的匹配性和输出阻抗密切相关[9]。解决该问题的一个更有效的方法是对电流源版图进行合理规划布局。图7 为电流源的整体布局示意图，其中A 为二进制码对应的4 位LSB 电流源，B～H 为高6 位温度计码对应的MSB 电流源，均采用随机游走的方式进行布局。

图2 电流源整体布局示意图

设计采用了三段式的分段比例，所以最高位电流源是128 倍的单位电流源，中位电流源是16 倍单位电流源。由于不同位的电流源尺寸差距过大，因此高位和中位电流源的版图布局显得格外重要。图3 所示是设计的MSB 电流源版图布局，这是一个12×12 的电流源阵列，阴影部分为最高位的电流源，共128个；空白部分为中位的电流源，共16 个。这个阵列是中高位电流源的版图阵列，此次设计需要B～H 共7 个这样的阵列。这种布局方式相比于Q2Random Walk 方法，复杂度大大降低，排版方式更加直截了当。从后仿真结果可以看出，一个10 bit 的DAC 性能参数仍然是十分优秀的，这说明此种电流源版图布局方式能更好地消除梯度误差和随机误差带来的匹配性问题。

图3 MSB电流源版图布局

顶层版图包含了I/Q 双通道，两侧的两个通道在中间共享同一个基准电流源和偏置电路。以中间两个模块为标准，两侧的电流源与开关阵列及数字部分关于这两个模块完全对称，走线长度、模块间距、模块布局高度均完全一致。从最底层的MOS 管到各单位电流源的距离、再到各模块之间的距离完全相同，基本消除了电源线压降的影响，大大提高了电流源的匹配性，版图设计直接影响分段式电流舵型DAC 的 性能[11]。

4 仿真结果

设计采用SMIC 的55 nm 1P6M CMOS 标准工艺的Spice 模型，仿真工具是Cadence Spectre。对版图数据进行寄生参数提取，如连线的寄生电容电阻等，映射到原电路模块中，以得到更精确的延迟特性[12]，数字区域和模拟区域保持一定的距离，将模拟和数字的电源、地分开，采用保护环(guard ring)隔离和屏蔽敏感信号等[13]。仿真后汇总的仿真结果如表1 所示。

表1 DAC后仿真测试结果

表2 是文中仿真结果与其他文献的仿真结果比较，分析对比所得数据可知，文中设计进行了一个很好的参数折中。对比文献[13]，文中设计的电路具有更好的性能和更低的功耗；对比文献[15]，文中设计具有更高的采样率、SFDR 和更小的面积，并且双通道功耗也相对较低。该文在对比实验中取得了不错的成绩，必要时可在输出端加入低通滤波器[16]，从而取得更优异的性能。

表2 性能参数对比

5 结论

文中设计了一款分辨率为10 bit、采样频率为160 MHz、具有I/Q 双通道的分段式电流舵型DAC，提出了一种用基准电流源作为参考电流源的方法[17-18]，有效降低芯片面积和功耗；采用中高位电流源交叉布局的方法，简化了版图的绘制难度，大大降低了由电流源引起的梯度误差和随机误差带来的匹配性问题，提取寄生参数后的仿真结果表明，DAC 仍然保持了很高的性能。

综上所述，设计的DAC 实现了小型化、低功耗、高性能的目标。