基于VHDL 的数字频率计设计与仿真＊

单炜佳，周丰

（1.嘉兴学院，浙江嘉兴 314001；2.嘉兴南湖学院，浙江嘉兴 314001）

在数字频率计设计过程中，针对于测量仪表，它实现的功能是能够测量SIN 信号以及单位脉冲信号，各种信号的频率范围，通过单位时间内的物理量采集实现。数字频率的测量，技术上具有很强的技能性以及涵盖性。就目前的生活而言，人们生活中使用的电视、冰箱、洗衣机以及其他智能家电发展到今天，数字频率计都是不可缺少的部件之一。因此，数字频率计的测量范围更加广泛，而且它的设计结构越来越复杂，数字频率计对于整个电子产品的发展具有举足轻重的作用。

1 系统设计与仿真

本文所设计的频率计采用的是测频法的顶层设计中心思想，在软件开发环境中利用VHDL 语言进行设计的频率计，同时通过MODELSIM 软件进行仿真验证其测量正确性。

1.1 数字频率计设计原理

频率计，它的基本原理是将一个稳定的时钟源作为基准时钟，与其他信号的频率进行对比，实现频率周期性测量以及单位时间内的变化次数，从而实现时间内的重要取值。同时它可以通过增加门时间的大小使频率值更加准确，但是时间越长，每一次测量的间隔时间就要长，它的测量精度就会受到影响，所以在一定时间间隔内，需要取合适的门时间的大小。

1.2 整体程序结构

本次程序主要包括实体库和结构体库，设计框图如图1所示。实体库主要对程序包进行编写，并定义了模块的端口、通过时钟信号、待测频率、信号和复位信号等。结构体库包括六位计数器、译码器、LCD 显示器及信号发射器等硬件模块。

图1 测频法频率计设计框图

1.3 时序仿真

编译仿真及过程仿真通过对实体和结构体进行仿真，并实现了设计功能的正确性。

频率为50 Hz 的仿真波形如图2 所示。通过时序仿真验证分析，从图2 中可以看出当1 s 的时候，显示器的千位数字、十位数字、个位数字均显示出来。通过七段数码管进行译码电路的分析，实现了频率计的设计。

图2 频率为50 Hz 的仿真波形

当x-clk 频率为1 000 Hz 时，波形图的仿真如图3 所示，其测定数据为1 000 Hz。

图3 频率为1 000 Hz 的仿真波形

设计的数字频率计测量范围广泛，同时对波形的应用性、线性、稳定性都有要求。频率计于电压源的要求较低，因此普通的电源也可以实现数字频率计的设计，应用性较高。但缺点在于高频信号，它无法进行测量。而对于高频信号的测量因为需要更高的时钟源，所以本次设计不做考虑。

本次设计测量的频率范围是50～1 000 Hz。通过对该段频率范围的分析以及技术操作实现了频率计的范围，并通过仿真分析实现了最终的操作。

2 总结

EDA 设计，是以计算机为工具，设计者在EDA 软件平台上，用硬件描述语言VHDL 完成设计文件，然后由计算机自动地完成逻辑编译、化简、分割、综合、优化、布局、布线和仿真，直至完成对于特定目标芯片的适配编译、逻辑映射和编程下载等工作。通过VHDL 语言实现电子自动化的设计，其设计简单，通俗易懂，高效地促进了产品的开发周期。本文设计的数字频率计的测试环境，使用测频法实现了数字频率计的稳定性及精确性，研究了数字频率计的设计方法及采用模块化的设计思想，完成了数字频率计的设计。并对各个数字模块的作用及各个功能模块的实现方法进行了综合分析，综合比较以及仿真分析进行验证其正确性。与传统的测量方法相比，利用FPGA 设计频率计有很多的优点。