扇出型晶圆级塑封过程中芯片偏移的研究综述

汪 洋，曹玉堂，童晓燕，徐 宏，汪 辉，丁 宁

（富仕三佳机器有限公司，安徽铜陵 244000）

1 引言

集成电路先进封装（Advanced Packaging）按照技术特点主要分为扇入型（Fan-in）封装和扇出型（Fanout）封装两种。传统的晶圆级封装以扇入型结构为主，主要应用于I/O引脚数量较少的集成电路芯片，通过扇入型封装完成再布线（Redistribution Layer）并形成与外部互连的焊球或铜柱凸点。随着基带处理器、电源管理芯片、汽车安全系统毫米波雷达模组、5G芯片、生物/医疗器件和应用处理器要求的不断提高，使得芯片I/O的需求数量越来越多，传统扇入型封装已经不能完成在其芯片面积内的多层再布线和凸点阵列排布，由此扇出型晶圆级封装（Fan-out Wafer Level Packaging）方式应运而生，如图1所示。扇出型晶圆级封装通过圆片/晶圆重构增加单个封装体的面积，应用TSV，bumping等先进制造工艺完成多层再布线和凸点制备，切割分离后得到能够与外部电性能互连的封装体。2010年，Yole development就已经指出未来FoWLP封装主要是替换更高I/O（>1000引脚）的BGA封装型式[1～3]。

图1 扇出型晶圆级塑封前后对比

2 扇出型晶圆级塑封过程中芯片偏移的研究

对扇入/扇出型晶圆级封装的研究，主要是基于8寸硅基/不锈钢载板。2009年，Sharma,G.等设计了堆叠式的eWLB封装产品[4]，并成功通过了应力测试，热循环和湿度敏感度测试。基于实验结果，建议采用低CTE模塑料、150℃成型温度（实验温度范围125～200°）、高粘合强度成型胶带（molding tape）材料和工艺组合用以控制晶圆级压缩成型中的芯片移位。Chee Houe Khong等通过PLOYFLOW仿真分析芯片厚度[5]，芯片间距和压缩速度与芯片偏移量之间的关系，当芯片的厚度从300μm增加到700μm时，芯片偏移量减小25%，芯片间距从6.1mm增加至10.1mm，芯片偏移量增加12%，当合模速度从100μm/ss降至50μm/s时，芯片偏移量减小28%。2011年，Gaurav Sharma等在8寸晶圆载板上发明了一种测量芯片偏移量的测量方法[6]，分析研究了热收缩和固化收缩是芯片偏移的主要因素，并提出一种芯片偏移量的补偿方法，实现偏移量不超过40μm。同时还得出芯片面积和封装面积的比值对芯片移位有很大影响，比值为0.81、0.49和0.25时，对应的位移值分别为26μm、76μm和97μm。

同年Lin Ji等通过Castro-Macosko方程[7]，建立了由三种不同类型的芯片重构的四分之一载板有限元模型（如图2所示），通过计算机流体仿真分析得到：流动阻力随着芯片到晶圆中心的距离、压缩速度和环氧树脂粘度的增大而增大。

图2 四分之一载板模型流动过程应力分布[7]

随着塑封工艺和技术的不断成熟，以及低成本的需求，12寸晶圆级载板、载板和环氧树脂塑封料CTE值对芯片偏移的研究逐渐增多。Lin Bu等通过FULENT软件[8]，建立实验结果验证了与CTE效应相比，由模流效应引起的芯片偏移不太显著,占比25%，CTE效应是芯片偏移的主要效应，占比75%。进一步研究可以通过降低压缩填充速度，增加塑封体的厚度，优化模塑料的初始直径，选择低粘度模塑料材料，使用大表面积、低芯片厚度的模具可以减少成型过程中的芯片偏移。Lin Ji等研究晶圆级压缩成型的三维数值方法及其发展[9]，并将其成功应用于嵌入式双芯片封装晶圆级封装中，比较100、200、300μm芯片厚度和芯片尺寸下的流型、速度和压力分布。演示了CFD建模工具如何帮助工艺工程师进行EMWLP压缩成型工艺优化，对由流动阻力引起的芯片偏移进行预测。Ho Siow Ling等认为固晶胶带（molding tape）在芯片偏移中有着关键的影响[10]，测量了130°时胶带和芯片的粘附力，得到载荷和位移曲线，3×3mm的芯片和固晶胶带峰值结合力3.24N。2015年，Lin Bu等提出了一套优化晶圆级塑封工艺的设计方案用以解决decaps的设计和芯片偏移，流程分4个步骤：①首先，通过模流分析来评估芯片的布置；②其次，通过减小流动阻力改善芯片步距，尽量保证各向平衡设计；③再次，布局固定后，确定芯片的尺寸和厚度；④最后，对塑封过程中的工艺参数（压缩速度和成型时间，压缩成型速度394μm/s和31μm/s）进行优化。提出为保证塑封过程的完整填充，需要在型腔内提供100kpa真空环境。同时根据实验对比，再次强调了芯片移位的主要原因，流体效应和热膨胀系数不匹配。Yue Sun等提供了一种扇出型12寸晶圆级封装补偿芯片偏移的方法[11]，通过回归分析找到芯片位置与芯片偏移在两个方向上的关系（R2＞0.95），根据拟合公式得到补偿量。通过对芯片粘合设备、压缩成型塑封设备和光学测量设备的研究，当过程控制能力Cpk≥2.06时，可以采用该方法来进行适当的补偿，保证RDL的电流信号，偏移量不超过20μm。Simon Siak Boon Lim等研究了mold first的塑封工艺芯片偏移的补偿验证[12]，补偿前偏移量130至150μm，补偿后偏移量小于15μm。Michelle R.Fowler等研究了粉末[13]、液体环氧树脂塑封料、离型膜（release film）、固晶胶带和载板的CTE对芯片偏移和拆键合的翘曲问题。BrewerBOND®305材料在80°以下时，芯片的附着力较低。认为杨氏模量是塑封过程中材料特性的关键因素，并基于chipfirst，face-down的工艺，提出了一种优化方案。

作者通过注射成型工艺和压缩成型工艺设备的研发（见图3），对比两种不同成型工艺，压缩成型工艺在控制12寸晶圆芯片偏移方面具有明显优势，塑封后产品的厚度一致性＜20μm。对于压缩成型设备来说，最重要的是伺服的传动精度，丝杆的间隙以及模面的匀温性。建议选择20位以上的伺服编码器以及带预压力零间隙的滚珠丝杆。

图3 4轴同步晶圆级压缩成型设备

综上所述，关于芯片偏移的研究经历了从单一参数到复合参数的过程，从材料、工艺和设备多角度进行了深入的研究。随着低CTE玻璃载板和液体、颗粒、栅格状环氧树脂逐渐成熟的应用，未来扇出型面板级封装将会有较大的发展和研究空间，取代扇出型晶圆级封装的部分市场[14]，成为新的研究热点。

3 扇出型晶圆级塑封设备的机遇

从扇出型封装在手机基带芯片封装中的首次应用（英飞凌嵌入式晶圆级球栅阵列eWLB）到现在已经过去15年的时间，期间由于BGA封装形式的快速发展，经历了一段时间的低谷。但是随着传统摩尔定律逐渐走到尽头、先进系统级封装逐渐成为延续摩尔定律，甚至超越摩尔定律的重要解决方案。基于低芯片偏移量的设计，未来扇出型晶圆级塑封设备需要能够实现以下功能：稳定低速的压缩速度（10μm/s），甚至更稳定更低速，模面匀温性液体树脂125°±3°，模具型腔的高真空功能（＜100pa）和高平面精度的模面加工技术（600×600mm的模面平面度＜5μm）。