基于FPGA的梳状谱干扰技术研究及实现

高佳旭，赵立鹏

(哈尔滨工程大学 信息与通信工程学院，黑龙江哈尔滨，150001)

0 引言

随着信息技术的迅猛发展， 电子系统在性能不断提高的同时也变得越来越复杂。对电子对抗而言， 其最终目的是干扰敌方的无线电通信、制导、指令、引信以及雷达等系统。因此， 构建干扰信号有着重要意义[1]。

现有的梳状谱信号发生器大多数为模拟梳状谱发生器,模拟梳状谱发生器具有一定的使用局限性,如实际调试工作复杂,移植性差,工作频率范围有限,各次谐波幅度不一致,谱间隔不可调等[2]。

而利用FPGA等数字器件来产生满足要求的窄脉冲就可以很好地解决了模拟电路实际调试工作复杂,移植性差的问题[3]。所以本文采用FPGA结合DDS核来产生梳状谱干扰信号，可根据实际系统需求实现可变中心频率及带宽、可变频点数的高性能梳状谱信号输出,极大克服了现有梳状谱发生器的缺点,提升了梳状谱发生器的性能。

1 梳状谱干扰技术研究

梳状谱干扰是一种在一定带宽内，一系列窄带干扰信号的叠加，其表达式为：

式中：Jk(t)是第Ak(t)个窄带干扰信号；Ak(t)是第k个窄带干扰信号的包络；ϕk(t)是第k个窄带干扰信号的相位；ωk是第k个窄带干扰信号载波频率。

式(1)中的梳状频谱干扰信号表达式是L个窄带干扰信号的叠加组成的。它的几个主要参数均可以灵活选择。例如，频率间隔可以是等间隔也可以是不等间隔的；每个干扰频段的调制方式既可以相同也可以不同；每个窄带干扰的带宽可以相等或不相等。每个窄带干扰信号的幅度可以相同也可以不同；其干扰频率也可以灵活设置。

2 梳状谱干扰信号的FPGA实现

梳状谱干扰信号实现的主要流程如图1所示。

图1 梳状谱干扰信号FPGA实现流程图

本文的设计中DAC芯片采用AD9739，所以需通过路数转换模块来将一路梳状谱干扰信号转换成8路在送到DAC进行最后的梳状谱干扰信号输出。

2.1 相位控制字的产生

本文的梳状谱干扰的随机相位采用m序列为最常用的一种伪随机序列， 是最长线性反馈移位寄存器序列的简称，也是由带线性反馈的移位寄存器产生的序列， 并且具有最长的周期。带线性反馈逻辑的移位寄存器设定各级移位寄存器的初始状态后， 在时钟的触发下， 每次移位后各级寄存器的状态会发生变化， 观察其中一级寄存器的输出， 随着移位节拍的推移会产生一个序列， 称为移位寄存器序列。

假设n级移位寄存器的初始状态为：a−1,a−2…a−n,经过一个移位后，状态变为a0,a−1,a−2…a−n+1。经过n次移位后，状态为an−1,an−2…a1,a0,再一次移位时移位寄存器新得到的输入an可以写为

其中，ci的取值决定了移位寄存器的反馈连接和序列的结构，故ci是一个很重要的参量。用特征方程表示为

本文采用的M序列为FPGA生成的长度为128的M序列，并将其存放在数组中。将M序列映射到控制字位宽上得到随机相位控制字。

2.2 频率控制字的产生

首先将中心频率与带宽映射映射到控制字位宽上变换为相应的控制字,接下来用中心频率控制字减去带宽控制字的一半得到起始频率控制字。再将带宽控制字除以梳状谱频点数，即把带宽控制字进行均分，将均分后的带宽控制字分别与n（1≤n≤N,N为设定的梳状谱频点总数）相乘并与起始频率控制字求和得到最终的频率控制字。

本文采用DDS核结合2.1及本小节产生的相位、频率控制字来产生梳状谱干扰信号。

2.3 使能控制模块

设计思路是循环使用1个DDS产生所需频点个数的信号，因此需要控制DDS的工作，还需要将产生的每一路数据存储在RAM，因此产生DDS和RAM的控制使能。

使能控制模块中使用计数器区分所处的各个阶段。首先，计算每个时间节点的计数器的值；第二步，根据这些节点，在计数器计数中得到使能信号；对DDS工作使能进行处理，得到DDS刚开始工作的使能信号（1个时钟周期的高电平）。

2.4 信号存储求和模块

先将第1个频点产生的信号存储到RAM中（边生成边存储），等到第2个频点产生的信号到来时，将RAM中数据读取出来和第2个频点产生信号相加，并将结果存储到RAM中，这样存储到RAM中的结果就是第1个频点和第2个频点信号的；循环操作，最终存储到RAM中的数据，就是N个频点信号的和，即最终所需的梳状谱干扰信号。本文设定梳状谱频点数为4点、8点、16点可调。

2.5 路数转换模块

首先，AD9739采集数据使用的是DDR模式，即使用数据输入时钟的上升沿和下降沿同时采集数据，这样数据时钟的频率是芯片时钟的1/4。对于数据输入来说,一片AD9739具有两组差分输入接口，而本文设计使用两片AD9739分别用来输出I、Q路信号，故DAC共需8路输入信号。在本文设计中，一路梳状谱干扰信号在FPGA中是以150MHz时钟生成的，而本文设计中配置的DAC芯片时钟为1.2GHz，故DAC的数据输入时钟为300MHz。综上，路数转换模块的个是将150MHz下生成的1路梳状谱干扰信号，处理为300MHz下的8路信号，用以最后的输出。处理方法为，首先将150MHz下的1路信号，转化为150MHz下的16路信号，实现方法是：将信号每隔16个点存储在一个RAM中，这样16路信号就分别存在于16个RAM中了，然后同时从16个RAM中读取这些信号，就构成了150Mhz×16路的信号。下一步，使用一个FIFO，将150MHz下16路信号转化为300MHz下8路信号，完成最终输出。

3 测试结果

本文采用赛灵思公司的vivado平台对干扰程序进行事项。测试的方法是使用vivado中自带的仿真软件对干扰程序进行仿真，将仿真得到的干扰信号时域数据导出并对其进行频域分析得到干扰信号的频域数据，最后将频域数据绘图得到干扰信号的频域波形。

在仿真中中分别设置不同的干扰参数来生成梳状谱干扰信号。

首先设置中心频率为150MHz，带宽40MHz，频点数为4，频域分析结果如图2所示。

图2 4频点梳状谱信号频谱

接下来设置中心频率为165MHz，带宽80MHz，频点数为8，频域分析结果如图3所示。

图3 8频点梳状谱信号频谱

最后设置中心频率为200MHz，带宽160MHz，频点数为16，频域分析结果如图4所示。

图4 16频点梳状谱信号频谱

4 结束语

本文提出一种基于FPGA的梳状谱干扰信号实现方法，在FPGA中产生随机相位控制字及频率控制字，并由DDS核产生相应的梳状谱干扰信号。通过参数设置及控制相应使能信号，可以形成不同中心频率、带宽以及频点数的梳状谱干扰信号，最终实现梳状谱干扰。