基于FPGA 与DDS 的频率特性测试仪的设计

张强，崔永俊

（中北大学仪器与电子学院仪器科学与动态测试教育部重点实验室，山西太原 030051）

频率特性测试仪是用来对待测网络的传输特性进行测量的仪器。传统的扫频仪是利用手动改变频率的方式逐点进行测量，这种设备的内部结构较为繁琐，体积较大，易被干扰，性价比低，测量到的结果也有不小的误差，操作起来比较麻烦，很难达到普及[1-2]。近年来，随着电子技术的发展，扫频仪也在不断地朝着数字化、小型化、低功耗、低成本的方向发展。而且，直接数字频率合成（DDS）技术[3]、LCD 显示等技术的更加成熟，进一步推动了扫频仪的发展。在此基础上，该设计选用DDS 芯片AD9852 作为激励源，产生1～90 MHz 的正弦信号，采用AD8302 进行幅相检测，采用FPGA 芯片实现对整个系统的控制与数据处理，将最终测量结果通过LCD 显示出来。

1 系统总体设计方案

频率特性测试仪系统由信号源电路、被测网络、幅度相位检测电路、FPGA 控制及数据处理部分、显示电路组成。总体方案如图1 所示。

图1 总体方案框图

频率特性有两种测量方法，一种是冲击响应测试法，另一种是扫频测试法[4]。其中，冲击响应测试法无需设计扫频信号源，后续也不需要设计幅度相位检测，可以缩小电路的设计量，但是对于高频信号而言，这种方法需要很高的采样速率与很多的采样点，会造成很大的计算量，且信噪比低，导致最终测量结果的准确度和精度都不高，只能用在对低频信号的测量中。扫频测试法适用于频率范围比较宽的场合，要求有一个扫频的信号源与相应的频率相位检测电路，计算量较小，信号的信噪比高，测量精度高，故文中采用扫频测试法。

信号源模块的设计包括信号发生电路和信号调理电路。信号发生电路采用DDS 芯片AD9852 实现，产生信号的输出频率、步进、幅值、相位都可以通过寄存器来调整。信号调理电路是对信号源产生的信号进行噪声抑制和调控信号的输出功率。

幅度相位检测电路用于检测被测网络的幅度差与相位差，完成A/D 转换后，送给FPGA 处理。

FPGA 控制及数据处理单元用于对整个系统的控制、数据的处理与交互。一方面，对扫频信号源进行控制，另一方面，控制模数转换，将数据处理之后再通过显示电路显示结果。

显示电路是显示测试的结果与设置值，结果包含幅值、相位、功率等信息。

2 系统电路设计

2.1 信号源电路

信号源的设计采用专门的DDS 器件AD9852，其内部自带倍频，在提供一个低频时钟后就可以达到300 MHz 的工作频率，输出的不失真频率为最高时钟频率的40%；带有两个48 位的频率寄存器，能够实现很高的频率分辨率；带有两个14 位的相位寄存器，使相位分辨率高达14 位；具有较高的输出杂散性能，输出的频率中，有用频率之外的频率基本都会被抑制处理掉，具有优良的动态性能[5]。自带的D/A 转换器能直接输出模拟信号，再通过比较器，就可以输出频谱干净，频率、步进及相位均可控的模拟信号。

DDS 利用采样定理，通过查找表法来产生特定频率的波形[6-7]。其原理如图2 所示。

图2 DDS工作原理图

DDS 输出信号频率f0与频率控制字K和参考时钟频率focs成正比例的关系，其DDS 输出信号频率f0可表示为：

其中，N为频率寄存器位数。

令K为1，可以得到其分辨率Δf：

2.2 低通滤波器设计

为了滤除信号源产生信号中的谐波分量，还需要再连接一个滤波器。对比如下几种滤波器的平方幅频响应特性，对于相同阶数的低通滤波器而言，巴特沃斯滤波器的过渡带较长，坡度较缓，下降地较慢；切比雪夫两个类型的滤波器分别在通频带与衰减带存在着纹波；贝塞尔滤波器幅频响应最差，但相位却极好；椭圆滤波器由相互对称的纹波存在于通频带和衰减带，但其过渡带最窄，下降速度最快[8-9]。综合考虑，选择无源椭圆低通滤波器来实现。

在系统滤波器设计中，要输出90 MHz 的信号，椭圆滤波器的阶数为7 阶，截止频率设为110 MHz，其特性曲线如图3 所示。为了达到最佳效果，需要调整滤波器的参数，通过不断地测试，最终确定了如图4 所示的参数，其频谱特性最佳。

图3 椭圆低通滤波器特性曲线

图4 椭圆低通滤波器设计

2.3 增益相位检测电路

为了提高系统测量幅值相位的精度及系统的稳定性，系统采用AD8302 来做检测。AD8302 是专门用来检测幅值和相位的集成器件，使复杂的检测电路设计大大简化，而且更加便于控制[10-12]。使用AD8302 检测还需要将信号的功率调整到-60 dBm 到0 dBm 之间，同时，为了保护器件，需要对信号功率进行调整。系统采用操控简单的增益放大器AD603对激励源输出信号的功率进行调整，调整到AD8302能检测的范围内[13-14]，功率放大电路如图5 所示。AD8302 的输出量为模拟量的增益和相位，需要先将其转换为数字量再送入FPGA 处理，采用在输出端接一个模数转换器用来将检测结果转化为数字量，选用多通道模数转换器—AD7865 来实现，它具有性能高、速度快、功耗低的特点，带有4 个14 位可以同步进行转换的ADC 通道，单个通道的转换时间为2.4 μs。

图5 增益放大电路

图6 相增益位检测电路

AD8302 检测器件是将输入信号的幅值之比变成电压比输出，输出范围在0 到1.8 V 之间，相位差也是电压之比，输出的0 到1.8 对应相位差大小为0°到180°。此外，AD8302 只能检测相位在0 到180 度之间，并不能够显示出是超前了还是滞后了，所以，需要再添加一个极性判断电路来进行判别。判别电路主要由史密斯触发器和D 触发器组成，先将输出的正弦波整形为方波，再经过D 触发器，最后连接到FPGA 控制芯片上。相位极性判断电路如图7所示。

2.4 控制及处理模块

图7 相位极性判断

频率特性测试仪的控制及数据处理模块采用Xilinx 公司生产的Spartan3 系列的FPGA，型号为XC3S50，其具有丰富的可编程逻辑资源，可以用来扩展的I/O 口较多，有众多的数字信号处理资源专用的18×18 乘法器，有丰富的分布式RAM 和BRAM 便于数据的缓冲与读取。扫频仪主要用于进行时序控制，DDS、ADC、LCD 显示模块都与其相连接，实现扫频仪各部分的功能。

3 系统软件设计

3.1 软件设计流程

该系统以FPGA 为主控芯片，控制着AD9852 产生扫频信号，控制整个系统各部分的逻辑功能，同时，将数据进行处理再经LCD 显示[15]。开始工作后，首先会进行初始化，然后等待执行按键功能，检测到图8 所示的按键时，会执行对应的功能，输出相应的信号、显示相应的测量结果。设计流程如图8所示。

图8 软件设计流程图

3.2 信号源逻辑设计

在ISE 软件中，使用VHDL 编写扫频程序，其中，波形的变化是通过设置信号的频率步进寄存器DFW 的值和边沿速率计数器的值来改变的。将上限频率和下限频率分别写入FTW1 和FTW2 中。在更新时钟到来时，电平高低跳转，代表频率f1和f2之间切换，完成扫频信号输出。DDS 控制时间步进的边沿速率计数器计满时，输出脉冲信号，频率累加器收到脉冲信号后，与Delta 频率寄存器累加一次，累加值通过加法器与频率控制字相加，相加结果输入到相位累加器，最后形成DDS 正弦波查找表地址。图9 为激励扫频流程图。

图9 激励信号源扫频流程图

4 测量结果

为了验证扫频仪的功能与准确度，设计了一个中心频率为50 MHz 的双T 带阻网络，将带阻网络元器件的参数代入如下的传递函数：

其中，Q=0.25,ω0=1/RC=3.18×10-9。

在Matlab 中对其进行仿真[16]，对应的仿真结果如图10 所示。从图中可以看出，随着信号源输出信号频率的提高，待测网络通过信号的能力快速降低，当频率达到50 MHz 时，信号通过能力达到了最小值；当过了50 MHz 后，随着信号源输出信号频率的提高，双T 带阻网络的信号通过能力会有较为缓慢的提升。对应的相频特性为：随着信号源频率的提升，相位慢慢落后，当频率接近50 MHz 时，相位达到-90°，在随后频率的提升中，相位会突变至+90°，而后慢慢落回。这个结果与仿真结果基本一致，从而证明该频率特性测试仪的正确性与可靠性。

图10 MATLAB仿真图

为了验证测量结果的准确性，将扫频仪测量的结果与采用点测法测得的结果进行对比，幅值误差的绝对值不超过0.03 V，相位误差的绝对值不超过3°。测量结果如表1 所示。

5 结束语

该设计的信号源用DDS 技术实现，输出信号的幅度误差小于1.5%，相位误差小于1°，扫频范围为1～90 MHz，步进可在该范围内设置，同时，可以输出该范围内的任一固定的频率。采用高性价比的FPGA 作为数据处理与控制单元，具有易于开发与控制等优点。设计的频率特性测试仪，可以对待测网络进行点测或者扫频测量，同时使用了专门的检测器件AD8302 测量。该频率特性测试仪的准确度高，幅值误差在0.5 dB 以内，相位误差在3°以内；且基本实现了全数字化，系统易于操作，测量结果准确，稳定性强，频率测量范围宽，能广泛应用于频域分析领域。

表1 扫频仪与点频测量法测量结果及对比