低噪声、低纹波头皮脑电信号采集的前端电路

李皓，王宇涵，薛楷泷，袁燚，李效龙

前言

头皮脑电信号具有幅度小、频率低、易受环境噪声干扰等特点。为了获取信噪比高的脑电信号，要求模拟前端电路须具有超低噪声的特点。在脑电信号采集过程中，噪声源主要是器件本身的噪声，尤其是闪烁噪声（1/f 噪声），该噪声幅度大且与模拟前端电路的工作频段重合。为了最大程度降低1/f噪声的影响，模拟前端电路一般采用斩波稳定放大器以消除1/f 噪声干扰，同时抑制直流失调电压。目前常见的几种斩波稳定放大器主要有套筒式和折叠式。斩波稳定放大器的有源放大部分大多采用两级运算放大器、套筒式共源共栅放大器以及折叠共源共栅运算放大器等结构。其中折叠式共源共栅运算放大器具有增益带宽大、低频增益高、摆幅大、速度高、频率特性好等诸多优点。由于不同头皮处所采集的脑电信号幅度不同，要求模拟前端电路的增益须可调［1-2］。

1 电路结构

所设计的头皮脑电信号采集前端电路主要由带有斩波调制器的前置放大器、增益可编程放大器以及外置低通滤波器组成。电路的整体架构如图1所示。

图1 整体电路架构Fig.1 Overall architecture of circuit

1.1 前置放大器

1.1.1 前置放大器电路结构对于极其微弱的头皮脑电信号，要求前置放大器具有较高的增益、较高的共模抑制比和低噪声。为了抑制共模信号，前置放大器通常采用全差分结构，如全差分电容耦合电路（图2）。在理想的条件下，其双端输入信号通道完全对称，双端输出信号中的共模分量完全抵消。虽然该电路结构的增益和噪声性能基本能满足指标要求，但是由于器件的闪烁噪声（1/f噪声）与头皮脑电信号频率重叠，低频噪声得不到有效抑制，导致信噪比较低，因此需要在此基础上进一步提高对噪声的抑制能力［3］。

图2 全差分电容耦合电路Fig.2 Fully differential capacitive-coupled circuit

1.1.2 斩波调制前置放大器本设计在全差分电容耦合放大器中引入斩波调制技术来实现对低频噪声和失调电压的抑制。斩波调制技术的过程是调制-信号无失真放大-解调。其信号调理过程是首先将低频脑电信号通过第一个调制器搬移到斩波频谱（高于器件闪烁噪声的转角频率）上，然后将搬移的有用信号、低频噪声和失调电压同时放大，再将所放大的信号通过第二个调制器（其调制频率与第一个调制器相同）。此时低频脑电信号被解调回原来的频带内，而低频噪声和失调电压被搬移到较高的斩波频谱上。最后引入一个低通滤波器，将低频脑电信号单独隔离出来［4］。

斩波调制技术的具体过程如图3所示。输入低频脑电信号Vin首先与第一个调制器（fCLK）混频，Vin被调制到fCLK的奇次谐波上，实现了低频脑电信号的频谱搬移。其输出信号Va与放大器输入端低频噪声及失调电压Vn叠加得到信号Vb；Vb经放大器放大，再经第二个调制器（fCLK）混频得到输出信号Vc。注意到Vin经过两次混频，实现了调制和解调；而噪声及失调电压只经过一次混频，被调制到fCLK上，成为只携有斩波频率奇数倍谐波频率的分量。此时输出信号须经过后端的一个带宽略大于输入信号截止频率的低通滤波器就可获得放大后的输入信号。为保证解调回基带的低频脑电信号不会发生混叠，斩波频率fCLK必须满足以下关系式［5］：

式中，fCLK为斩波频率，系数k≥2，BW为信号带宽，fc为噪声转角频率。

图3 斩波调制信号流程图Fig.3 Flow chart of chopper modulation signal

上述调制器电路可以用4 个MOS 管组成的开关电路来实现（图4）。它是由相位互补的两个时钟信号（CLK、CLK-）来控制MOS 管的输出以实现信号的调制或频谱搬移。

图4 调制器电路Fig.4 Modulator circuit

1.1.3 前置放大器有源放大部分电路前置放大器有源放大部分由折叠式共源共栅级和共源级构成两级全差分放大器（图5）。折叠式共源共栅级放大器的优点是输入摆幅和输出摆幅高，同时开环增益较高。头皮脑电信号前置放大器的设计指标要求开环增益要大于90 dB，因此需要采用两级放大器。图5中前置放大器的输入端采用PMOS 管以提高输入信号摆幅；M1、M2、M7和M8构成折叠式差分电路，M9和M10管为折叠式共源共栅的偏置电流肼；M3、M4、M5和M6构成套筒式有源负载；M0是M1和M2的偏置电流源［6-7］。

图5 前置放大器的输出抑制纹波电路Fig.5 Ripple suppression circuit of the preamplifier

前置放大器有源放大部分第一级的增益表达式为：

其中，gm1是输入差分管M1、M2的等效跨导。Rout1=gm8·rom10·rom8·gm6·rom4·rom6，其中gm6、gm8分别是M6和M8的跨导。rom10、rom8、rom4、rom6分别是M10、M8、M4、M6交流小信号的输出电阻。

第二级是共源放大器，M11和M12作为输入管，M14作为有源负载。第二级共源级输出也可以提供适当的增益。

其中，gm2 是输入差分管M13的等效跨导。Rout2=rom11//rom13，rom11、rom13分别是M11、M13交流小信号的输出电阻。所以前置放大器的总增益为：

由于前置放大器采用了全差分“电容耦合”结构，所以其闭环增益为：

与传统的两级运放相比，这种电路结构的优势是其第一级就能提供很高的增益。因而其共模抑制比CMRR和抑制噪声性能都有所提高［8-9］。

1.1.4 前置放大器的输出纹波抑制电路当电路中引入斩波技术后，虽然噪声特性和失调电压得到明显改善。但由于前置放大器本身的失调电压和1/f 噪声被调制到斩波频率处后会输出纹波信号到前置放大器的输出端。输出纹波信号会带来严重的信号失真。其输出纹波可表示为：

其中，Voff为输出处失调电压，ω0是前置放大器的闭环带宽，A0是前置放大器的闭环增益，ω2p是后一级放大器的带宽，ω2p=ωCLK=5ωo。

为了抑制纹波信号，设计了纹波抑制电路（图5）。设计思路为：该输出纹波抑制电路是在前置放大器输出端接入并联阻容耦合电路。考虑到版图面积，电阻一般通过MOS 伪电阻来实现，MOS 伪电阻由两个二极管接法的MOS管串联而成。如果电阻大于前置放大器的输出阻抗，则该阻容耦合电路在低频下会成为前置放大器的开路。在斩波频率下，如果电容器的阻抗（在斩波频率处）小于前置放大器的输出阻抗，则阻容耦合电路的作用为短路。因此在斩波频率下，输出的纹波信号将无法通过并联阻容耦合电路，达到了抑制纹波信号的目的［10-12］。此时的纹波幅度为：

其中，Gm1是前置放大器的输出阻抗，Rr是伪电阻的阻值。对于生物信号放大器来说Gm1≈10 μA/V，Rr≈1 GΩ。

1.1.5 前置放大器的等效噪声前置放大器输入端的等效输入参考噪声为：

式（8）中等式右边第一项为由于沟道电阻产生的热噪声在输入端的表现，第二项为MOS管的闪烁噪声。

图5中共源共栅MOS 管（M5、M6、M7、M8）的噪声可以忽略不计；而第二级电路的噪声要除以第一级的增益才反映在输入端，比较小可以忽略；另外，电流源M0的噪声也可以忽略。所以整个电路在输入端的等效参考噪声可以表示为［12］：

式（8）中Kf表示与工艺相关的系数，W、L分别表示MOS 管的宽度和长度，fCLK为斩波处频率。由1.1.2中分析可知前置放大器的噪声只在输出端被调制了一次，因此其信号频谱会被搬移到斩波频率奇数倍谐波分量上。由式（9）可得要想减小电路在输入端的等效参考噪声，可以提高频率值，即加大斩波频率。但是受限于fc≪fCLK这一条件，所以在此电路中将斩波频率设为10 kHz［13］。

1.2 增益可编程放大器和低通滤波器

记录部位、环境以及电极的变化都会导致头皮脑电信号的幅度出现大范围的变化，因此需要可变增益放大器对前置电路的总增益进行调节以避免输出信号发生饱和现象。本设计中的可编程增益放大器如图6所示，放大部分采用电容耦合结构，其中反馈电容由开关（S1～S4）控制的电容器构成，实现对闭环增益的调节［14-16］。

为了滤除头皮脑电信号中的高频成分，在增益可编程放大器后面应接入一个外置低通滤波器（图7）。这里采用了二阶无源RC滤波器［17-20］。

2 版图设计及电路后仿真结果

图6 增益可编程放大器Fig.6 Programmable-gain amplifier

图7 低通滤波器Fig.7 Low-pass filter

表1 前端电路中MOS管尺寸Tab.1 MOS tube size in front-end circuit

表1、表2列出了图5～图7中管子的尺寸和器件参数。所设计头皮脑电信号采集前端电路版图如图8所示，版图面积为395 μm×120 μm。图9为前置放大器增益的后仿真结果，前置放大器带内增益为40 dB。图10、图11分别给出了前置放大器的CMRR 和PSRR 的仿真结果，分别为131、90 dB。图12为增益可编程放大器的增益，在40～65 dB可调。

在Spectre仿真中，将前置放大器的输出失调电压设为1 mV，使用该失调电压进行瞬态仿真。如图13、图14所示，未加纹波抑制电路的输出纹波为354 mVpp，具有纹波抑制电路的输出纹波为88 μVpp，纹波被抑制了400倍。可见该纹波抑制电路对减小前置放大器的输出纹波有着显著效果。图15为头皮脑电信号采集前端电路的输入等效噪声，在0.5～100 Hz频带内的输入等效噪声为772 nV/sqrt(Hz)@100 Hz。

表2 器件参数Tab.2 Device parameters

3 结论

本文提出一种适合采集头皮脑电信号的模拟前端电路，由前置放大器、增益可编程放大器和低通滤波器组成。最后仿真结果表明，在5 V 工作电压下，采用SMIC 0.18 μm CMOS 工艺模型利用Cadence 公司的Spectre 仿真工具对电路进行仿真，实现增益在40～65 dB 可调，电源抑制比90 dB、共模抑制比131 dB、输入等效噪声772 nV/sqrt(Hz)@100 Hz。纹波抑制电路对在斩波频率处的纹波具有400 倍的抑制效果。该前端电路满足设计指标。

图8 前端电路版图Fig.8 Front-end circuit layout

图9 前置放大器增益Fig.9 The gain of Preamp

图10 共模抑制比Fig.10 Common mode rejection ratio

图11 电源抑制比Fig.11 Power supply rejection ratio

图12 前端电路可调增益Fig.12 Adjustable gain of front-end circuit

图13 未加纹波抑制电路的输出纹波Fig.13 Output ripple without ripple suppression circuit

图14 纹波抑制电路的输出纹波Fig.14 Output ripple with ripple suppression circuit

图15 输入等效噪声Fig.15 Equivalent input noise