基于FPGA+A/D相控阵天气雷达脉冲压缩技术实现

摘要：在相控阵天气雷达中运用脉冲压缩技术既能提高距离分辨力，又能获得最大作用距离的优势。设计了基于FPGA+AD的脉冲压缩处理系统方案，通过使用宽窄脉冲不同载频的模式同时完成近距离和远距离的探测，降低了雷达探测盲区，并在数据处理中使用高速时钟进行匹配滤波运算，分时复用硬件资源，提高了FPGA硬件资源的使用率，达到了设计目的。

关键词：脉冲压缩;FPGA

引言

在普通脉冲雷达中，雷达信号的时宽带宽积是常数，在大气探测中存在不能同时提高作用距离和距离分辨力的矛盾。解决这一矛盾的办法可以在发射时采用宽脉冲增加平均功率，保证最大作用距离，在接收时采用窄脉冲获得较好的距离分辨力，由于采用脉冲压缩技术的天气雷达可实现对气象目标的三维快速扫描，捕捉气象目标的时间变化过程，近年来脉冲压缩技术在天气雷达中得到了广泛应用。基于FPGA+A/D的脉冲压缩处理技术，FFT处理为核心部分，速度大多受限于运算中间结果的读写操作和旋转因子的读取，如何在硬件资源有限的情况下，有效利用FFT运算结构是提高运算速度的关键。

1脉压系统方案设计

1.1脉冲压缩系统总体设计

相控阵天气雷达脉冲压缩处理系统包含1路时钟管理、4片高速双通道16位ADC、1路高性能DDS、1片xc7k325tffg900、1路SFP千兆网光纤传输通道、2片DC-DC器件组成6路电源转换模块以及其他外围接口电路组成。系统工作时，FPGA中数字下变频分8路独立通道，下变频处理后数据率降低，此时可采用分时复用的方式，在FPGA内部设计一个匹配滤波处理通道，然后多通道分时复用，降低硬件资源消耗。

1.2系統实现

众所周知，在大时宽带宽积的脉冲压缩系统中，发射时宽与探测盲区存在矛盾的问题。而实际系统中，往往要求探测威力与探测盲区同时最优，此时，通过双脉冲的工作模式，可达到探测威力与探测盲区之间的最佳平衡。

采用不同发射载频的双脉冲工作模式可消除两组脉冲之间的相互干扰，接收处理时，宽窄脉冲仅接收对应发射频率的回波信号，两组脉冲间完全不会引入虚警信息。

本系统中采用100和20双脉冲的工作模式，其中100脉宽对应中频频率为65MHz，20脉宽对应中频频率为55MHz，探测盲区为3km。AD采样率为80MSPS，DDC处理后数据率为4MSPS，匹配滤波后数据率为2MSPS，基于FPGA的脉冲压缩处理实现流程如图1所示。

本系统采用Xilinx公司的Vivado开发工具进行FPGA设计，上述处理流程中的NCO、混频器、滤波器、数据缓存、FFT、乘法器、IFFT均使用开发工具提供的IP核。通过对IP核的准确配置，实现算法需要的功能。

2算法设计

2.1 基于FPGA的数字下变频处理

DDC（Digital Down Converter）即数字下变频，是通过NCO（数控振荡器）产生与射频或中频信号载波相同频率的正弦或余弦信号，与采样后的中频信号相乘，最后通过滤波、抽取得到基带信号的过程。本系统中，为尽可能降低不同载频的两种发射脉冲的相互干扰，在DDC处理前加入了带通滤波器。

DDC处理过程中的NCO、混频器以及低通滤波器均使用Vivado开发工具提供的IP核。其中NCO使用开发工具提供的DDS Compiler核完成，通过配置DDS Compiler核中的系统时钟、动态范围、频率精度以及输出频率等信息。混频器使用开发工具提供的Multiplier核完成，配置Multiplier核的数据类型、数据位宽、资源使用选择等信息。

DDC处理过程中，最核心部分是在于低通滤波器的设计。实际开发时，使用Matlab仿真低通滤波器，并生成低通滤波器系数。在Vivado开发环境中调用FIR Compiler核，配置滤波器系数、数据率以及抽取关系等参数。

2.2基于FPGA的数据缓存处理

本脉冲压缩处理过程中，为节约处理过程中的时间资源，采用160MHz时钟进行FFT和IFFT运算，由于DDC输出数据率与FFT输入数据率时钟不匹配，所以在DDC输出与FFT输入之间加入缓存处理，每完成一个PRT的I/Q数据缓存后，启动FFT处理。本系统中宽脉冲最大处理库数为8192，所以实际设计时，使用深度为16384的双口RAM进行数据缓存。数据缓冲器使用Vivado开发工具提供的Block Memory Generator核，配置存储器类型、写端口的数据宽度和深度、读端口的数据宽度等信息。

2.3 基于FPGA的频域匹配滤波处理

匹配滤波器是一种最佳线性滤波器，其作为最优滤波器，依据是白噪声背景下的信号经处理后输出信噪比达到最大值。在这一准则下，使得接收信号在判决时刻的输出信噪比最大，能最佳地判断信号的出现，系统的检测性能就可以提高，从而实现对信号的最佳接收。匹配滤波器的传输函数与输入信号有关，信号不同，则匹配滤波器也不同。

基于FPGA的匹配滤波，首先将滤波器系数量化后存至ROM，调用FFT IP核完成回波的FFT处理，接着将回波FFT结果与滤波器系数进行点乘，最后再次利用FFT IP核完成点乘结果的IFFT运算（配置成逆FFT方式）。本系统中，为满足高实时性的要求，使用流水线结构模式，该模式允许连续的数据处理，系统中宽脉冲的最大处理库数为8192，所以FFT点数设置为8192，工作时钟频率为160MHz。

3性能分析

在硬件设计时，硬件资源和处理时间的均衡是设计难点，本系统中，合理计算各模块的处理时间，并根据处理时间将硬件处理通道分时复用，达到资源利用最大化。重复周期等于1024us时，每个重复周期DDC输出数据库数为4096。所以当重复周期大于1024us时，FFT的运算点数8192，小于等于1024us时，FFT运算点数为4096。

本系统中，为节约硬件资源，要求FPGA务必在一个重复周期内尽可能完成更多通道的脉冲压缩处理。所以，在分时控制时，必须精准控制每个完成一个通道的脉冲压缩处理时间。

实际设计时，为尽可能节约时间资源和硬件资源，务必清晰FFT核工作时，注入数据时间、计算时间以及输出数据时间等信息，本设计中，采用160MHz时钟进行匹配滤波运算，一个FFT核和一个IFFT核完成匹配滤波算法

8192点处理耗时关系为：t=154.762*N+103.562（N为处理通道数）

4096点处理耗时关系为：t=77.969*N+52.369（N为处理通道数）

当PRT（脉冲重复周期）大于1024时，FFT点数为8192，单个硬件处理通道最多可复用5次，即一个重复周期内单处理通道最多可完成5个通道脉冲压缩处理。当PRT为500时，FFT点数为4096，单个硬件处理通道最多可复用5次，即一个重复周期内单处理通道最多可完成5个通道脉冲压缩处理。对于本设计中，每个FPGA完成8个通道的处理，通过以上处理时间的分析可知，在FPGA内部搭建两个处理通道即可分时完成8个通道的处理。

4小结

本文主要阐述了基于FPGA+AD的脉冲压缩处理系统方案，给出了脉压系统方案设计和算法设计，并对性能进行了分析，分析表明该方案达到了设计目的。

参考文献

[1]S.Mudukutore，V.Chandrasekar.R.Jeffrey Keeler，Pulse Compression for weather radars，IEEE Trans.Geosciense and Remote Sensing，VOL 36，N0.1，January 1998

[2]魏灵，杨日杰，崔旭涛.基于分布式算法的数字滤波器设计[J].仪器仪表学报，2008（10）：2100-2104.

作者简介：张涛（1986-）男，汉族，新疆伊宁人，本科学历，工程师，从事气象业务培训工作。

（作者单位：1.中国气象局气象干部培训学院新疆分院;2.新疆信息工程学校）