一种X波段宽带接收系统设计

陈 勇 王 冰

(中国电子科技集团公司第三十八研究所 合肥 230088)

0 引言

现代电子战中，面临密集、复杂和捷变的电子信号环境，电子侦察系统必须全频段、全方位、实时准确、高分辨率的测量雷达信号的各项参数。这对电子战接收机线性度、动态范围、灵敏度、瞬时动态等指标提出越来越高的要求。接收机中有些指标又是相互制约，这就需要设计师统筹考虑，精心分解各项指标，优化接收系统设计[1]。

1 接收系统的组成

本文介绍了一种X波段接收系统的设计思路。接收系统主要包括：低噪声放大器、宽带变频、宽带数字接收机(A/D)、波形产生(D/A)、激励上变频、频率源、时序控制、电源等部分。

各主要组成部分功能如下：

1)限幅低噪放

限幅低噪放模块包括限幅器、低噪声放大器、数控衰减器等，完成X波段接收信号的放大，内置31dB衰减控制。

2)宽带变频

宽带变频模块完成射频信号到中频信号的频率变换，以便数字接收完成模数变换。宽带变频模块分4路把8GHz～12GHz信号变为4路2.4GHz中频、带宽1.2GHz的中频信号，4路拼接以满足瞬时带宽4GHz要求。

3)数字接收机

数字接收机完成中频信号的A/D变换、数字下变频，处理后的数据通过光纤传输给信号处理系统分系统。

4)频率源

频率源包含时钟、本振等模块。为整个系统提供基准时钟，以及为宽带变频模块提供相参本振信号。

5)时序控制

时序控制单元通过光接口与数据处理端光纤连接，完成对接收通道、数字接收模块、频率源、激励通道、电源等整个接收系统的时序控制功能。

6)波形产生模块

波形产生模块完成2.4GHz中频信号的产生。产生的2.4GHz中频信号送激励上变频，产生系统幅相校正所需的校正信号。

7)激励上变频

激励上变频完成1.8GHz～3GHz中频信号的滤波、放大、频谱搬移，形成8GHz～12GHz信号，送给接收系统校正网络，完成系统的幅相校正功能。

接收系统组成框图如图1所示。

2 关键指标分析

2.1 噪声系数

接收机噪声主要来源于两种，内部噪声和外部噪声。噪声系数指标反应了接收系统所能侦收到微弱信号电平的能力，决定了系统的侦察作用距离，是接收系统的关键指标之一[2]。而系统中单元级联的噪声系数主要取决于前置的低噪声放大器(在LNA增益足够高时)，噪声系数公式计算如式(1)：

(1)

低噪声放大器把放大后的信号通过电缆传给宽带变频模块，宽带变频模块输出中频信号给高速采集[3]，系统级联及各单元模块噪声系数及增益如图2所示：

图2中低噪声放大器F1=3dB=2，G1=35dB=3162，变频模块噪声系数F2=10dB=10,G2=13dB=20，电缆损耗和变频模块可看作F2=13dB=20,G2=10dB=10,估算的接收机模拟通道(低噪放至ADC输入端)噪声系数约为:NF=3.02dB。通常将A/D变换器看成是一个附加噪声源，它对整个系统链路的噪声系数有一定程度的恶化。根据组合噪声系数的变化来衡量A/D量化噪声对灵敏度的影响[4]。由经典的噪声系数定义，可推导出系统组合噪声系数如式(2)：

NFS=NF+10log(M+1)-10log(M)

(2)

(2)式中，M为接收机的输出噪声功率与A/D变换器的量化噪声功率的比值，NF为接收机自身的噪声系数，NFS为系统的组合噪声系数[5]。由上述公式可知，M值越大，A/D的量化噪声对接收机与A/D组合后的总噪声系数的影响就越小。我们所选择的AD变换器分辨率为10bit，最大采样率为5GSPS，典型满刻度输入信号电平是0.5VP-P(50阻抗)。据此可计算该ADC的量化分层电平为Q=500/2^10=0.488mV，对应量化噪声电平为(Q^2/12)^(1/2)=0.1410mV，折合成50阻抗的功率电平为：-64dBm。根据接收机的输出噪声电平为-35dBm，这样理想的情况下接收机噪声电平比量化噪声电平大29dB(794倍)。按照公式可计算接收支路总噪声系数NFS=3.02+10lg(M+1)-10lg(M)=3.02+0.005=3.025dB,由此可看出，当接收机噪声电平比ADC量化噪声电平大29dB时，系统噪声系数由3.02dB恶化到3.025dB,噪声系数指标基本不受影响。灵敏度和噪声系数都反映了接收机截获小信号的能力，实际上是一个指标[6]。灵敏度、噪声系数和带宽之间的换算关系如式(3)：

PRX,min=-114+10log10(BW)+NF

(3)

2.2 动态、增益、灵敏度

对于宽带接收系统，接收机的瞬时动态主要取决数字接收机的瞬时动态，即主要由所选ADC芯片来决定。一般情况下，ADC采样率越高、分辨位数越低,瞬时动态越小。本接收系统在2.4GHz中频上实现了直接采样，瞬时动态到达了35dB以上。

按噪声系数3.5dB、带宽1.2GHz计算，可得到接收机的参考灵敏度约为-80dBm。

系统增益的有效分配也较关键。增益大了会影响系统的瞬时动态，增益小了会恶化系统的灵敏度[7]。

根据所选ADC器件EV10AQ190指标，满量程输入时信号电平为-2dBm，因此数字接收机最高输入电平为-1dBm(变压器插入损耗1dB)。实测数字接收的信噪比为35dB，所以瞬时动态按35dB设计，则数字接收机输入电平范围为：-1dBm～-36dBm。系统的极限灵敏度电平应该被放大到-36dBm，则系统增益应该为-36-(-80)=44dB。另外，系统增益应尽量设置在靠经天线端，这样级联的噪声系数会得到优化[9]。

3 接收系统电路设计

3.1 低噪声放大器

系统的噪声系数主要取决于第一级低噪放的噪声系数，设计时应尽量把噪声系数指标做小。为了防止大信号对接收机可能造成的损坏，输入端加了限幅器。另外作为接收系统第一级的放大器，增益也不应设置的过高，这样系统的输入P-1会受到限制，并且过高的增益对于双音互调等指标是有不利影响的[8]。为了能扩展系统总动态范围，在低噪声放大器上加入了31dB数控衰减器，有关参数如下：

1)增益：35dB±1dB；

2)噪声系数:<3dB；

3)手动衰减：31dB；

4)带内起伏：±1dB的幅度；

5)幅度一致性：±0.5dB；

6)相位一致性：±5°。

3.2 宽带变频

8～12GHz信号经功分、滤波，放大后分四个频段，每个频段覆盖1.2GHz，相互交迭400MHz，保证200MHz带宽信号可在任意频段截获，实现瞬时带宽4GHz。经过不同本振混频至2.4GHz中频，送给宽带数字接收机。

变频电路的设计主要考虑变频通道中各信号品种之间的交调，尽量使低次交调不要落在带内，即使在带内也要满足一定的抑制指标[10]。镜像频率也要容易滤出。经过分析与计算，拟采用一次变频方式，根据数字接收机中频最佳采样原则，瞬时带宽为1.2GHz时，采样率定为3.2GHz，通道中频选择为2.4GHz。镜像抑制、交调分析如下：

镜像频率距离信号工作频率较远，可以通过滤波器滤除到45dB以下。交调干扰存在2次本振和3次信号的交调，理论上对该次以上组合干扰的抑制可达50dB以上，满足系统瞬时动态要求。

表1 镜像与交调分析

3.3 激励上变频

DAC产生的中频信号输入后首先经过一个2.4GHz的带通滤波器，滤除带外频谱分量，然后经过放大、混频、滤波、放大产生射频信号。为了防止在系统非校正态时，激励上变频有不需要的输出，在最后输出端加入了开关。系统不校正时，开关打在负载态。

表2 上变频交调分析

3.4 频率源设计

本方案晶振信号为100MHz晶振信号，经过功分放大后产生四路信号。第一路入锁相模块后产生12.9GHz信号功分七路并放大，其中五路信号直接输出，另两路作为本振信号产生10.9GHz、11.9GHz和13.9GHz信号。第二路晶振信号经过倍频产生1GHz和2GHz信号与12.9GHz本振信号混频，经滤波器滤波后产生10.9GHz、11.9GHz和13.9GHz信号，经过功分放大后产生需要的信号；第三路晶振信号经过倍频滤波功分放大后产生5路1.6GHz信号；第四路晶振信号经过分频滤波功分放大后产生8路20MHz信号。实现原理框图如图6所示：

3.5 数字接收机

数字接收机的采样率为3.2Gbps，这里选择E2V公司的EV10AQ190高速ADC芯片。该芯片为四通道1.2Gbps的ADC，并且支持交叉采样功能。把四路ADC合并采样后实现3.2Gbps的采样率。LVDS的低压、高速特性非常适合高速ADC和FPGA之间接口，多路LVDS信号实现ADC到FPGA的高速信号传输。FPGA实现数据重排，最终完成数据的量化。中频采样后需进行IQ正交解调，即传统的DDC。如此高速的数据率(3.2Gbps)是不能在FPGA内部实现实时运算的。需采用并行处理技术，以硬件资源换取运算速度。数据率为3.2Gbps时，常规情况下乘法器也应该要工作在3.2GHz上，但显然不能实现。如果把数据以1:16串并转换后，数据率变为200Mbps，这时乘法器工作在200MHz上，但所付出的代价是乘法器数量变为原来的16倍。Xilinx公司的新一代大容量Virtex7系列FPGA拥有2800个乘法器，为并行解调算法提供充分的硬件资源，实现IQ信号的解调。

4 系统性能

针对接收系统的主要技术指标，对设备进行了指标测试，指标符合度如表3所示：

表3 主要测试指标

5 结束语

本文阐述了一个X波段侦察定位接收系统的设计。给出了接收系统指标设计方法，详细描述了接收机各模块的具体设计。基于宽带数字接收及软件无线电思想，通过4个1.2GHz拼接为瞬时带宽为4GHz的宽带侦察接收机，提高了侦察整机设备的截获概率，在工程实践中有较高的应用价值。