一种高精度可延时同步脉冲产生系统

李军 虎雷 李永明 李圣安

摘要：超宽谱功率源合成需要精确控制各个源的相位，传统的移相器无法实现在超宽频带内精确控制移相，为了满足功率源合成的要求，本文设计了一种高精度可延时同步脉冲产生系统，该系统主要是基于FPGA和数控延迟芯片设计实现的，其信号同步和时间延迟精度优于100ps。

关键词：同步脉冲；延时控制；数控延迟；功率源合成

中图分类号：TN76 文献标识码：A 文章编号：1007-9416（2018）07-0182-03

1 前言

为了将多个超宽谱高功率源的功率合成在一起，必须能精确控制各个源的相位，更准确地说，必须精确控制每个源与其相邻源在时间上高精度同步。然而传统的铁氧体移相器、机械式移相器在面对超宽谱信号时，无法实现精确移相功能，更无法实现信号的高精度时间同步和延迟控制。为了满足超宽谱功率源合成的要求，本文基于FPGA和数控延迟芯片设计了一种可以高精度控制延时的同步脉冲产生系统，该系统可以将信号同步和时间延迟精度控制在100ps内。

2 系统组成及原理

2.1 系统组成

高精度可延时同步脉冲产生系统是实现超宽谱高功率合成的关键技术之一，其主要功能是产生多路超低抖动、时基同步的控制脉冲信号，用于触发激励源产生高功率信号，并通过控制延迟时间，使得多路高功率信号在天线端保持同步。高精度可延时同步脉冲产生系统主要由同步管理模块、时钟产生模块、脉冲产生模块、时间延迟模块、时间测量模块和电源等模块组成，如图1所示。

2.2 系统工作流程及原理

高精度可延时同步脉冲产生系统的工作流程及原理：由时钟模块产生100MHz超低抖动、高精度、高稳定度的时钟信号作为同步管理模块、脉冲产生模块的工作时钟。而后同步管理模块通过RS232串口与上位机通信，接收上位机发送的脉冲宽度、重复频率及各通道脉冲延迟时间等参数，并将相应参数发送给脉冲产生模块和时间延迟模块。再由脉冲产生模块依据上位机发送的脉冲宽度、重复频率等参数，产生触发激励源的多通道控制脉冲。最后时间延迟模块依据上位机发送的时间延迟量，分别对各通道的控制脉冲进行数字时间延迟。

3 关键模块设计

3.1 时钟产生模块

时钟产生模块的主要功能是产生一组超低抖动、高精度、高稳定的工作时钟。其功能组成及工作流程如图2所示。

本系统基准时钟产生单元选择采用专用时钟芯片LMK61A2-100M产生系统基准时钟。工作时钟产生单元选择采用超低抖动消除器/倍频器芯片LMK01010产生多路工作时钟和参考时钟。

时钟芯片LMK61A2-100M是TI公司生产的高性能、超低抖动振荡器，它可以产生最低100fs超低抖動的基准时钟，时钟上升沿150ps（LVDS输出典型值），时钟频率100MHz，整体频率稳定度±50ppm。

3.2 控制脉冲产生模块

控制脉冲产生模块的主要功能是依据同步管理模块转发的上位机指令，计算控制脉冲的脉宽、重频参数，产生相应超低抖动的控制脉冲信号。其工作流程如图3所示。

为了满足系统对控制脉冲的高精度同步要求，系统中脉冲产生模块的设计采用了XILINX公司生产的K7系列FPGA芯片XC7K420T，而工作时钟则由TI公司生产的时钟分配芯片LMK 01010提供。

K7系列FPGA芯片虽然本身拥有CMT时钟管理单元，但其锁相环提供的时钟抖动最低只能做到129ps，不能满足系统脉冲产生要求，因此需要外部提供一个超低抖动的时钟，通过全局时钟网络分配到脉冲产生硬件编程模块。

脉冲产生模块以时钟管理模块提供的100MHz超低抖动时钟作为工作时钟，并基于FPGA全局时钟网络分配程序时钟。以此时钟为时基设计相应的计数器，产生激励源所需的控制脉冲。

当产生的多路控制脉冲输出时，为了保证多路信号的同步效果，脉冲产生模块还采用了FPGA芯片的ODELAY功能对多路信号进行同步处理。FPGA芯片的IODELAY模块可以对每个IO管脚的输出延迟进行控制，延迟时间最大可到2.4ns，步进78ps。

3.3 时间延迟模块

时间延迟模块的主要功能是依据同步管理模块转发的上位机指令，对控制脉冲信号进行高精度时间延迟。本系统采用的是逻辑门延迟方式的数字延迟线，其工作流程如图4所示。

为了保证系统延迟步进小于15ps，并且延迟步进稳定可控，本方案放弃直接的门级电路设计，而选用专用的时间延迟芯片NB6L295M数字延迟线芯片。

NB6L295M芯片是ON Semi公司生产的一款专用数字延迟线芯片，其时间延迟步进为11ps，它具备两个可程控时间延迟通道。NB6L295M芯片具有两种工作模式，一种是双通道时间延迟模式，另一种是通道扩展时间延迟模式。双通道时间延迟模式时，每个通道独立工作，完成0～6ns范围时间延迟。通道扩展时间延迟模式时，将双通道扩展为一个通道，完成0～11.2ns范围时间延迟。时间延迟模块方案设计原理图如图5所示。

4 实验测试结果

对系统进行测试，系统初始设置控制脉冲宽度为20ns，脉冲重复周期为110ns，各通道时间延迟为0。测试过程中脉宽和脉冲周期不变，只对延迟时间进行设定。测试仪器为泰克TDS7154B，其采样率最高可到20GHz。使用示波器的通道延迟测量功能对两路脉冲信号进行测试，两个通道波形幅度的50%处选为测试点。测试数据及波形如图6所示。

图6（a）中两通道波形同步时间平均相差517.7ps，方差13.5ps。图6（b）为控制1通道信号向后延时48个步进后两通道波形图，图中两通道波形同步时间平均相差10.38ps，方差13.88ps。图6（b）为控制1通道信号向后延时49个步进后两通道波形图，图中两通道波形同步时间平均相差1.165ps，方差14.12ps。测试结果表明两通道同步时间，绝对时间差可控制在100ps内，平均时间差在1.5ps内，延迟步进小于11ps。

5 结语

本文创新点：本文基于FPGA设计了一种高精度可延时同步脉冲产生系统，该系统可实现多通道全数字高精度延迟控制和脉冲同步，延迟步进小于11ps，并且通道间信号的同步时间可控制在100ps内。该系统设计目前已经应用于超宽谱高功率合成系统。

参考文献

[1]刘阳，崔永俊，王晋伟.基于精密时间基准测试仪的高精度信号源的设计[J].仪表技术与传感器，2016，（11）：50-53.

[2]刘鹏，许可.一种基于FPGA的高精度大动态数字延迟单元的设计[J].微计算机信息，2010，26（3-2）：132-134.

[3]高平，代刚，郭玉山，欧阳艳晶，贾兴.多路纳秒延时同步脉冲的产生与传输[J].信息与电子工程，2007，05（02）：123-125.

[4]李玺钦，马成刚，赵娟，栾崇彪，李洪涛.多通道可延时同步脉冲产生系统研究[J].电子设计工程，2016，24（08）：44-46，49.