一种低成本的超宽带脉冲发生器设计

韩艳伟，唐朝云，刘丽珍

(广州中海达定位技术有限公司，广东 广州 511400)

超宽带(UWB)信号，在频谱上与噪声类似，有着保密性好、抗多径干扰、时间分辨率高的优点。2002年， FCC发布了低功耗UWB频谱规范，允许免授权使用该频段，频率覆盖3.1～10.6 GHz。此后，对UWB技术的研究和商业应用大量出现，包括：UWB高速通信、精确定位、无损检测等[1-4]。在很多应用场景中，需要采用电池供电或无电池供电，这必然要求低功耗UWB技术[5-8]。

UWB脉冲的产生技术是UWB的核心技术之一。UWB脉冲的性能参数包括：脉冲幅度、脉冲宽度、脉冲重复频率(PRF)、脉冲频谱带宽(BW)等。多种器件可以产生UWB脉冲，包括：CMOS逻辑门电路[9-10]、阶跃恢复二极管[11-12]、雪崩晶体管[13]等。这些方式用于超宽带低功耗通信都有需要进一步改进的地方，如逻辑门电路输出幅度较低、雪崩晶体管需要较高的工作电压，另外，通过这些方式直接产生的UWB脉冲含有较大的低频分量，这些低频分量不宜通过微波天线辐射出去。

本文设计了一种低成本的用于OOK调制的超宽带脉冲发生器。如图1所示，包括两个双极性晶体管和一些电阻、电感和电容，其中，供电电压VCC可低至3 V。触发脉冲由第一个晶体管的基极输入，并经过整形电路变成一个有正极性和负极性的窄脉冲，该信号用于控制由第二级晶体管振荡器电路，产生超宽带窄脉冲。这种产生方式不仅功耗低而且低频分量少。

1 工作原理

如图1所示，使用微波晶体管来设计振荡器，并采用触发信号控制振荡器的开关，就可以产生载波调制脉冲，其中，脉冲谱的中心频率位于振荡器的振荡频率处。对触发信号进行脉冲整形，使振荡时间减小至2 ns以内，最终输出的脉冲频谱将会非常宽，符合超宽带的要求。所设计的脉冲发生器包括脉冲整形电路和振荡器电路两部分。触发脉冲由输入端进入，经电容C1微分，在图1中c点处形成满足振荡器控制要求的信号，在输出端口处形成UWB脉冲。

脉冲整形电路的输出端口连接振荡器的发射极，且振荡器的基极接地。当脉冲整形电路输出电压小于晶体管Q2的开启电压Von时，振荡器开始振荡；当大于晶体管Q2的开启电压Von时，振荡器停止振荡。这样利用晶体管Q2的开启电压可以进一步减小输出的超宽带脉冲的宽度，同时也降低了功耗。

触发控制信号采用单极性归零码(RZ)形式，即对于码元值1，在一个码元期间只有一段时间τ为高电平，其余时间为低电平；对于码元值0，在整个码元期间都是低电平。对于低速单片机控制器件，利用输入输出控制端口(即IO口)输出触发信号，边沿非常陡峭，可达1 ns,但时间τ却不能做到ns级，因此需要脉冲整形电路对触发脉冲整形。

图1 UWB脉冲发生器原型图

2 电路设计

2.1 脉冲整形电路

图1中脉冲整形电路部分，C1、R1组成的微分电路将输入的触发脉冲微分，得到正、负脉冲波形，即触发脉冲的上升沿通过微分电路形成正脉冲，而下降沿则形成负脉冲，同时调整C1和R1的值可以调整馈入晶体管的信号幅度。

脉冲整形电路的一个工作周期分析如下：当触发信号下降沿到来时，a点形成负脉冲，Q1脱离饱和区迅速进入截止状态，VCC通过R2向C2充电至Uce=VCC；当触发信号上升沿到来时，a点形成正脉冲，激励集电极电流Ic迅速增加，C2上集聚的电荷开始释放，R2压降迅速增大，Uce迅速减小，集电极进入低压饱和导通状态。

在脉冲整形电路中，晶体管在截止状态时的功耗可忽略不计。饱和导通时间较短，集电极导通电压极低，当重复频率较低时，平均功耗很小，当重复频率升高时，平均功耗迅速增加，为了脉冲整形电路安全可靠的工作，应使得平均功率损耗不超过晶体管的功率损耗容限Pmax。平均功率损耗的表达式为

(1)

其中，C为充电电容；Vo为输出脉冲幅度，f为脉冲重复频率。在本设计中，要求控制脉冲输出幅度达到1.8 V，脉冲重复频率要达到150 MHz。储能电容C2选择为10 pF，根据式(1)可计算得到晶体管平均功耗P=2.43 mW。

脉冲整形电路的最高重复频率受限于集电极电阻R2、储能电容C2、固定端接负载R3的充电时间常数τ=(R2+R3)C2。R2、C2、R3的选取应满足(3～5)τ<1/f，其中f为脉冲重复频率。储能电容C2的容量主要根据要选择的脉冲幅度、宽度及上升沿的快慢来选择。选择R2、R3均为50 Ω，则最高重复频率可达150 MHz。

为获得更快前沿的脉冲，采用微波晶体管BFP740来设计脉冲整形电路，BFP740的特征频率fT高达44 GHz，功率损耗容限为160 mW，满足设计要求。

2.2 振荡器设计

振荡器属于非线性电路，设计通常基于负阻理论[14-15]。根据公共端不同，基于双极性晶体管的振荡器可分为3种：共基极、共射极和共集电极。采用共基极来设计振荡器，因为共基极配置能够有效增加晶体管的截止频率。设计振荡器所采用的晶体管是BFP740，初始设计选择的偏置点是VCC=3.3 V，Ic=15 mA。

振荡器设计仿真流程如图2所示。首先，在S参数仿真环境中，晶体管Q2的基极加入正反馈元件L4，L4为微带接地电感，选用80 Ω特征阻抗线，调谐L4的电长度使得稳定系数K<1，同时调谐C4和R5的值，进一步增加晶体管的不稳定系数，并使得从输出端口向晶体管看进去的阻抗实部为负数，且绝对值越大越容易起振。经过调谐，最终L4电长度为22.5°，R5=15 Ω，C4=4.5 pF，集电极输出阻抗Zout实部约Zout=(-149.9-j111.2)Ω，一般情况下选择RL=Rout/3=50 Ω，可保证起振。加入电感L3可以抵消Zout的部分容抗，对振荡频率进行调谐。

在瞬态仿真器中仿真该电路的时域振荡情况，包括起振速度、振荡幅度等。由图3可见，稳定时振荡幅度可达到约1.5 V，但起振速度有些慢，这是由于在仿真中振荡波形是电路中的噪声不断进行正反馈放大得到的，本质是对噪声的选频和放大，而实际应用中，触发信号经过脉冲整形电路的整形输出波形中，含有极宽的脉冲谱分量，会促使振荡器迅速起振。

在谐波平衡仿真器中仿真振荡器的振荡频率、输出功率以及谐波抑制情况，调谐谐振元件进行调谐。在图1中，C5为电源去耦电容，C6为隔直电容，L2为偏置电感，VCC通过L2加载到晶体管Q2的基极，L3、C4和L1为调谐元件。

图2 振荡器设计仿真过程

图3 振荡器起振波形

2.3 联合仿真

将脉冲整形电路与振荡器电路连接在一起，采用瞬态仿真器进行仿真。由于两部分电路加载在一起，会发生中心频率的偏移，调谐谐振元件可以调谐振荡中心频率，使之位于所要求的频率处。当触发信号为周期100 ns，占空比为50%、幅度为 3 V的脉冲时，输出脉冲波形如图4所示。

图4 脉冲发生器输出

3 电路制作与测试

电路制作在FR4基板上，板厚为1.5 mm。电路板设计时应注意：关键信号线两侧采用覆地的形式进行隔离，且紧挨信号线的接地铜皮上每隔2 mm要打上接地过孔；微带电感接地端要打多个过孔；旁路电容中的小容值应紧贴相关芯片。

测试方法如图5所示，FPGA开发板产生UWB基带信号，采用单极性归零码(RZ)来表示。其中，导频部分重复频率为15.6 MHz，数据部分的重复频率为120 MHz。触发信号控制UWB脉冲发生器产生UWB脉冲信号，该脉冲信号输出至采样率为40 GSa的安捷伦示波器。示波器的型号为DSO81024。

图5 测试方法

脉冲频谱的测试是利用示波器中的FFT功能进行测量的。图6中，实测脉冲幅度达到约2.4 V，脉冲尾部的拖尾可能是由于关断时电路中的储能元件继续放电所致。图7中，脉冲频谱中心频率为4 GHz，10 dB带宽可达1.1 GHz，亚GHz的频谱分量比峰值小20 dB以上。图8为实测数据部分的超宽带脉冲波形，其中8个脉冲表示1比特数据，值为1。

在测试中发现脉冲谱中心频率有一定的偏移，这是由于仿真采用的电容电感均为理想模型，晶体管的SPICE模型与实际参数也有一定的出入，经过调节谐振元件，可将脉冲谱的中心频率调谐至4 GHz。

图6 实测单个脉冲

图7 实测单个脉冲频谱

图8 数据部分(重复频率120 MHz)

4 结束语

本文基于双极性晶体管设计了一个UWB脉冲信号发生器，输出脉冲幅度达到约2.4 V，脉冲带宽达到1.1 GHz，实测脉冲重复频率可达120 MHz，可应用于超宽带通信与定位应用中。与CMOS逻辑门电路、阶跃恢复二极管、雪崩晶体管等产生UWB脉冲的方式相比，本设计有成本低、功耗小、低电源电压供电、输出幅度大、带宽宽，低频分量少的优点。