小型化宽带微波频率合成器设计

刘 兴，胡天涛

(贵州航天计量测试技术研究所, 贵州 贵阳 550009)

随着军用计量测试系统朝着小型化、轻量化方向不断发展。微波频率合成器作为型号产品计量测试系统的重要部分，实际应用中要求它具备小型化、模块化、标准化等特性。PXI作为一种开放的业界标准，可满足对复杂仪器系统日益增长的需求，因此，基于PXI总线控制的微波频率合成器具有重要的研究意义[1-3]。

针对某型号综合计量测试平台对基于PXI总线控制的微波频率合成器的需求，采用PLL+DDS+PLL频率合成技术和FPGA+PXI桥接芯片方式实现了一种基于PXI总线控制的小型化宽带微波频率合成器。

该频率合成器采用锁相环(PLL)电路为DDS提供参考信号，通过DDS激励PLL电路实现宽带小步进信号输出；通过提高锁相环鉴相频率和改变DDS参考频率的方式改善输出信号的相位噪声和杂散抑制[4-10]；采用多级电调衰减器级联技术拓宽输出信号功率衰减范围，并结合微波多层布线技术实现频率合成器的小型化。

1 方案设计

1.1 技术指标及要求

某型号综合计量测试平台所需微波频率合成器主要技术指标为：(1)输出频率范围10～18 GHz；(2)功率衰减范围-100～+10 dBm；(3)相位噪声优于-98 dBc/Hz@10 kHz；(4)杂散抑制，优于-60 dBc；(5)频率步进100 Hz；(6)接口类型为PXI总线接口；(7)结构为3U2槽PXI板卡尺寸。

1.2 设计方案

该频率合成器主要由通信与控制部分和微波信号产生部分组成，通信与控制部分采用PGA+PXI桥接芯片的方式实现PXI总线接口，接收来自PXI总线的信息，实现对频率合成器的控制；微波信号产生部分采用PLL+DDS+PLL频率合成方案实现微波信号源功能，采用多级电调衰减器级联实现输出信号-100～+10 dBm的功率衰减。系统原理框图如图1所示。

图1 系统原理框图

2 硬件电路及模块设计

2.1 通信与控制模块

通信与控制部分采用FPGA+PXI总线桥接芯片方式[11-13]实现PXI总线接口电路的设计。PXI总线接口电路原理框图如图2所示。

图2 PXI总线接口电路原理框图

图2中，FPGA作为该系统的CPU，控制PXI桥接芯片完成频率合成器功能电路和PXI总线间的接口控制通信功能。FPGA通过PXI桥接芯片接收来自PXI总线的数据，进行识别解析，并控制微波信号产生模块，使频率合成器输出指定频率和功率的微波信号。

2.2 微波信号产生模块

微波信号产生模块采用PLL+DDS+PLL频率合成方法实现微波信号的产生，通过功率衰减控制单元实现对输出信号功率的控制，其原理框图如图3所示。

图3 微波信号产生模块原理框图

如图3所示，锁相环电路单元1(PLL1)为直接数字频率合成单元中的DDS提供高达3.5 GHz的可变频参考时钟，DDS输出500～900 MHz的信号用于激励锁相环电路单元2(PLL2)，通过设置PLL2中分频比(最高为20)和宽带VCO即可实现频率覆盖10～18 GHz的信号输出。

该频率合成器采用ADI公司生产的DDS芯片AD9914参考时钟高达3.5 GHz，最高输出信号频率可至1.4 GHz，通过AD9914较高的输出频率范围，提高PLL2的鉴相频率、降低环路分频比，从而达到降低输出信号相位噪声的目的。

由于DDS输出杂散可预知，为改善输出信号的杂散抑制，可根据不同的信号输出频段，通过设置PLL1电路中分频比的方式，实现DDS参考时钟频率的改变，从而可有效的避免特定点杂散的产生，实现良好的杂散抑制。

图3中末端采用可变增益放大器实现功率放大、调节输出信号功率平坦度功能，并通过多级电调衰减器实现-100～+10 dBm的功率衰减范围；温度传感器实时采集微波信号产生模块的温度，通过设置D/A的输出电压值，控制多级衰减器在不同温度下对衰减量进行精确的温度补偿，保证频率合成器在全温条件下保持输出功率的稳定。

3 关键指标分析

3.1 相位噪声分析

由图3可知，最终输出信号的相位噪声主要受信号产生链路中各功能单元相位噪声的影响。其中DDS参考信号的相位噪声理论计算为

(1)

DDS输出信号经过锁相环后相位噪声理论计算为

(2)

输出频率总相位噪声为

(3)

式(1)～(3)中的ζ(fref)为100 MHz参考信号相位噪声(-155 dBc/Hz@10 kHz)，ζ(fdds_ref)为DDS参考信号相位噪声，ζ(PD1)为鉴相器1底噪(-146 dBc/Hz@10 kHz)，ζ(fdds_res)为DDS残余信号相位噪声(-140 dBc/Hz@10 kHz)，ζ(fdds)为DDS输出信号相位噪声，ζ(PD2)为鉴相器2底噪(-118.5 dBc/Hz@10 kHz)，ζ(fo)为输出信号相位噪声。

查阅相关芯片资料中的技术参数，带入式(1)～(3)中，当输出频率为14 GHz时，各功能单元相位噪声理论计算值为：ζ(fdds_ref)=-124 dBc/Hz@10 kHz,ζ(fdds)=-128 dBc/Hz@10 kHz，ζ(fo)=-102 dBc/Hz@10 kHz。

3.2 杂散抑制分析

频率合成器最终信号输出杂散主要来源为DDS输出杂散。DDS输出信号杂散主要受相位截断误差、幅度截断误差、数模转换器(DAC)非线性等因素的影响。其中占主导因素的是DAC的非线性效应。由于DAC非线性的存在，使得输出信号与参考信号产生交调频率分量，形成DDS自身的主要杂散[14]。这些杂散分量可以表示为

f=mfs±nfout

(4)

式中，f表示杂散频率分量；fs表示DDS参考时钟频率；fout表示输出信号频率；m,n表示阶数。阶数m和n越大，杂散分量则越小。

当DDS参考时钟频率fs的1/N频率点落在鉴相频率的环路带宽以内时，便会产生严重的杂散频率。该频率合成器通过改变DDS参考时钟频率fs和锁相环分频比的方法避开该杂散恶化现象。其中同一输出频率不同DDS参考时钟的杂散对比图如图4和图5所示。

图4 改变DDS参考频率前的输出信号杂散图

图5 改变DDS参考频率后的输出信号杂散图

锁相环电路单元对环路带宽外有抑制作用，环路带宽内的杂散会恶化20lgN(N最大取20)；DDS产品手册列出窄带杂散抑制度优于-90 dBc，故经过锁相环恶化后的杂散抑制度优于-63 dBc。

3.3 频率步进分析

该频率合成器主要通过改变DDS输出频率和PLL2的分频比来实现输出信号频率的变化。设置DDS工作在单频模式下，通过改变profile编程寄存器的控制参数对AD9914进行控制，其输出频率fout由DDS频率调谐字(FTW)控制，如式(5)所示

(5)

其中，fSYSCLK为DDS的参考时钟，该频率合成器中最高为3.5 GHz，带入式(5)中，计算出DDS输出信号的最小频率分辨率为0.81 Hz，而PLL2的最大分频比为20，输出信号的最小频率分辨率可达16.2 Hz，完全满足频率步进100 Hz的要求。

4 软件设计

频率合成器的软件主要由FPGA控制软件、驱动软件和上层应用软件[15-17]组成，FPGA控制软件为软件设计核心，主要控制PXI桥接芯片完成频率合成器与PXI总线间的通信功能，根据接收到的不同的控制命令完成PLL1、DDS、PLL2以及功率控制单元的控制，从而完成对频率合成器的控制，其软件流程如图6所示。

图6 FPGA控制软件流程图

5 产品实现

该频率合成器中的微波电路印制板均采用板材FR4和Rogers4350的层叠混压技术，采用标准的3U双槽PXI板卡结构设计。该频率合成器实物如图7所示。

图7 频率合成器实物图

采用FSUP26信号分析仪对频率合成器的输出信号相位噪声以及杂散抑制度进行测试。其中相位噪声的典型值如图8的测试曲线所示，杂散抑制测试曲线的如图9所示。

图8 输出信号相位噪声测试曲线

图9 输出信号杂散抑制

由式(1)～式(3)计算出输出频率14 GHz时的相位噪声约为-102 dBc/Hz@10 kHz，而实际测量值约为-99 dBc/Hz@10 kHz，杂散抑制度测试值约为-62 dBc，达到预期设计要求。

使用测量接收机N5531S对微波频率合成器的输出功率电平进行测试，其测量值如表1所示。

表1 输出功率测试数据

由表1的测试数据可知，该微波频率合成器在10～18 GHz频率范围内的衰减动态范围为-100～+10 dBm，达到预期设计要求。

6 结束语

采用PLL+DDS+PLL频率合成方法及FPGA+PXI桥接芯片结合方式，实现了基于PXI总线控制的小型化宽带微波频率合成器。通过合理的结构布局和采用微波多层布线技术在双槽3U尺寸的PXI板卡上实现了仪器功能，满足小型化、模块化要求，同时也实现微波频率合成器的高性能指标。该微波频率合成器已应用在某型号综合计量平台上，性能指标满足实际使用需求。