在三维集成电路芯片的硅通孔中使用碳纳米管的方法

班涛 潘中良 陈翎

摘 要三维集成电路芯片是在二维平面芯片的基础上将多个不同的器件层在垂直方向上进行堆叠，实现更复杂的功能，并使互连线长度得到了较大缩短，从而也使信号延迟得到了降低。在三维芯片中的层间互连是通过硅通孔来实现的。本文对三维芯片的硅通孔进行了研究，首先说明了硅通孔的长度对整个芯片热效应的影响，特别是粘合层中的那部分硅通孔在对芯片的降低温度方面有积极的作用，其次，使用碳纳米管作为在粘合层中制作硅通孔的材料，使散热通道的热阻变小，从而使得散热能力得到了增强。

【关键词】三维集成电路 硅通孔 热分析 碳纳米管 散热通道

1 引言

近年来集成电路设计技术得到了不断发展，可以在单个芯片内集成的晶体管数目越来越多，芯片的功能也越来越强。但随着对集成度要求的不断提高，通常所使用的二维电路在面积、线长、功耗等方面的性能仍需提升，在这种背景下，三维集成电路芯片得到了人们的重视和研究，它将多个器件层进行三维堆叠与集成，采用硅通孔（Through Silicon Via，TSV）实现垂直互连，进行器件层之间的信号传递与通信。三维芯片具有走线短、布线密度大、信号延迟小等特点，从而使得芯片的时钟频率和处理速度得到了提高，同时在互连线上产生的功耗也得到了降低。与二维电路芯片相比，三维芯片可以减少整个芯片的总面积。

由于三维芯片的器件集成度高，它的功率密度不断增大，使得芯片内部器件的结温升高，从而导致所产生的热量不易从芯片的内部散发出去，因此在三维芯片的设计过程中更需要考虑对散热的处理。

2 硅通孔互连

硅通孔是在硅片上制作垂直方向（z轴方向）的通孔，在通孔的内部填充导电物质，来实现不同硅层（器件层）之间的互连。使用硅通孔来制作三维芯片，可以在芯片的垂直方向上堆叠较多的硅层，且芯片总的外形尺寸较小，从而能够获得较短的互连线长度，因此可以较大地提高整个芯片的速度并降低功耗。

图1是通过使用硅通孔对两个硅层进行集成的示意图。在图1中，粘合层是位于两个硅层的中间，是用白色的长矩形带表示，两个硅层分别是位于粘合层的上面和下面，这两个硅层的互連是利用穿过粘合层的这两个硅通孔来实现。

在制作硅通孔时主要有如下的工艺步骤：

（1）使用离子反应刻蚀或使用激光在硅层上刻蚀出通孔，这里通常情况下所刻蚀的是盲孔；

（2）使用等离子体增强化学气相沉积工艺来淀积绝缘层；

（3）使用物理气相沉积或金属有机化合物化学气相淀积等方法来淀积金属粘附层/阻挡层/种子层；

（4）使用化学电镀工艺在硅通孔中填充金属铜；

（5）使用化学机械抛光等工艺对硅层进行减薄处理，以露出硅通孔的另一端。

在制作硅通孔时所用的材料与通常的用于制作金属互连线的相同，可以使用铜沉积而成。此外，为了对三维芯片进行散热，在芯片中也制作一些专门用于散热的硅通孔。

硅通孔的长度和所采用的材料，对三维芯片的散热性能有重要的作用和影响，本文在下面将对这两个方面进行研究。

3 实验结果

下面，我们通过实验，首先说明硅通孔的长度对三维芯片的热效应的影响。

图2是硅通孔TSV的长度的示意图，其中图2（a）不含TSV，图2（b）含有一个整根TSV，图2（c）只有粘合层中含有一段TSV。设四周为绝热边界，硅层的上平面均匀加载热量；设粘合层底面为等温平面，温度设为22℃。模型参数如下：硅层厚度hsi=50μm，粘合层的厚度he=10μm，TSV的直径d=2μm；硅层，粘合层和TSV的热导率分别为 Ksi=150W/（m·K），Ke=0.1W/（m·K），Ktsv=400W/（m·K）；模型的横截面为30μm×30μm，加载的热量Q=1×10-4W。

图3是三维芯片的上表面温度的分布情况，其中图3（a），图3（b）和3（c）分别是图2（a）不含TSV，图2（b）含有一个整根TSV和图2（c）只有粘合层中含有一段TSV等所对应的芯片的上表面的温度分布，它们的峰值温度分别是33.148℃，22.869℃和22.909℃。

这个实验结果说明：采用整根TSV时可以使芯片的温度得到较大降低，峰值温度从33.148℃降低到了22.869℃，此时降低的幅度为10.279℃。若只使用粘合层中的那一段TSV，也能降低峰值温度，从33.148℃降低到了22.909℃，此时降低的幅度为10.239℃。对只使用粘合层中的那一段TSV的这种情况，由于只在粘合层中制作一段TSV，比在整个芯片中制作整根TSV时的制造成本低很多，但此时仍能使峰值温度得到降低。此外，从峰值温度降低的幅度分别为10.279℃和10.239℃来看，这也说明粘合层中的那部分TSV在降低温度的过程中起着非常积极的作用，在一些情况下甚至起主要作用，一个原因是粘合层的热阻通常较大，它的热导率较低。

在三维芯片中可以制作一种专门用于散热的TSV。由以上的结论可知我们可以在三维芯片的设计中只在粘合层之中制作这种用于散热的TSV，这样可以在一定程度上降低TSV的制造成本和难度。而且芯片中的器件只分布于硅层之中，只在粘合层中制作TSV也不影响芯片内的器件层中信号线的互连。因此，下面研究使用碳纳米材料（例如碳纳米管）作为在粘合层中制作TSV的材料。图4是将粘合层中的TSV材料替换成碳纳米管，而在硅层中的那部分TSV的材料不变。

碳纳米管具有横向热导率小而纵向热导率大的特点。当粘合层中TSV的材料被替换成碳纳米管时，芯片的散热通道的热阻将变小，使得散热能力得到增强。我们对具有八个硅层的芯片进行实验，整个芯片的面积为S=12mm×12mm，硅层的热导率为150W·/（m·K），粘合层的热导率为0.1W/（m·K），硅层中的TSV的热导率为400W/（m·K），碳纳米管纵向热导率为3000W/（m·K）；硅层的厚度为50μm，粘合层的厚度为10μm；整个芯片的热沉和封装的热阻分别为Rhs=3K/W，Rpk=20K/W；每个硅层的热量为5W。

图5说明了芯片层的温度与TSV直径之间的关系，这里芯片中只含有一个TSV。在图5中TSV的直径用p表示，单位为μm。由图5可知，当TSV的直径较小时，芯片层的温度较低，这说明TSV的导热能力较强。随着TSV的直径增大到一定程度时，TSV的导热能力的增加就会变得比较缓慢一些。因此，在实际中，针对面积的大小已经确定的芯片，可以根据如上的这个实验结果来选取最优的TSV直径，即当持续增大TSV的直径时，TSV的导热能力的增加不再很明显，则此时的TSV直径就是最优的。

4 结论

硅通孔在三维芯片的信号互连和散热等方面起十分重要的作用，对它的实现是三维芯片设计的一个关键方面。本文说明了硅通孔的长度对芯片热效应的影响，以及使用碳纳米管作为在粘合层中制作硅通孔的材料，可以使得芯片的散热能力得到提高。

参考文献

[1] 潘中良.系统芯片SoC的设计与测试[M]. 科学出版社，2009.

[2]Melamed S，Watanabe N，Nemoto S. Impact of thinning stacked dies on the thermal resistance of bump-bonded three-dimensional integrated circuits[J].Microelectronic Reliability，2016，67：2-8.

[3]Felipe F，Lioua L，Ian O.3D IC floorplanning：automating optimization setting and exploring new thermal-aware management techniques[J].Microelectronic Journal，2012，43（06）：423-432.

[4]Tavakkoli F，Ebrahimi S，Wang S. Analysis of critical thermal issues in 3D integrated circuits[J]. International Journal of Heat & Mass Transfer，2016，97：337-352.

[5]Wang C，Zhou J，Weerasekera R.BIST methodology，architecture and circuits for pre-bond TSV testing in 3D stacking IC systems[J].IEEE Trans.Circuits & System I Regular Papers，2015，62（01）：139-148.

[6]Hideto H，Takafumi F，Hiroyuki H. Self-assembly and electrostatic carrier technology for via-last TSV formation using transfer stacking-based chip-to-wafer 3D integration[J].IEEE Trans.Electron Devices，2017，64（12）：5065-5072.

作者單位

华南师范大学物理与电信工程学院 广东省广州市 510006