基于门替换技术的电路老化检测预防系统设计与实现

周瑞云+梁华国+易茂祥

摘 要： 采用传统检测系统存在电路老化数据收集不准确、检测效果差等问题，为了解决该问题，设计了基于门替换技术的电路老化检测预防系统。根据电路老化检测预防原理，架构系统硬件结构框图，并对传感器和即压控振荡器电路进行设计；利用等精度测量原理选取最优输入控制向量、设置路径保护、识别关键门、设计缓解老化电路；将传统系统与本文系统的检测预防效果进行对比实验，由实验结果可知，该系统对电路老化數据收集准确，且检测预防效果较好。

关键词： 门替换技术； 电路老化； 检测； 预防； 最优控制向量； 识别； 等精度测量

中图分类号： TN710?34； TP331 文献标识码： A 文章编号： 1004?373X（2018）05?0120?04

Abstract： The traditional detection system has the problems of inaccurate data collection of circuit aging and poor detection effect. In order to solve these problems， a circuit aging detection and prevention system based on gate replacement technology is designed. According to the detection and prevention principles of the circuit aging， the structure diagram of the system hardware was established， and the sensor and voltage?controlled oscillator circuit were designed. The principle of equal precision measurement is used to select the optimal input control vector， set the path protection， identify the key gates， and design the circuit for aging alleviation. The contrast experiment was performed for the prevention and detection of the traditional system and proposed system. The experimental results show that the system has accurate data collection for circuit aging， and perfect detection and prevention effects.

Keywords： gate replacement technology； circuit aging； detection； prevention； optimal control vector； recognition； equal precision measurement

0 引 言

NBTI效应指的是一系列电学参数退化过程，具有可逆性，该效应产生的原因主要是由于硅?氧化层出现塌陷，促使电荷被氧化[1]。一般情况下，该效应发生在PMOS管中，如果器件栅极处是负电压，那么电流输出值将会持续减小，阈值电压绝对值将会不断增加，进而出现时延，缓解NBTI引起的电路老化问题，提高电路生命周期的可靠性是十分重要的[2]。低耗能集成电路设计是重要指标之一，其待机技术是设计电路关键所在，在待机状态下，电路模块具有活动和待机两种模式，影响电路时延可能是由于PMOS长期处于NBTI效应下引起的，如果影响严重，将会加速电路老化。

缓解电路老化技术采用输入向量控制方式，对时延施加向量，根据电路老化检测预防原理架构系统硬件结构框图；利用等精度测量原理完成缓解老化电路软件功能设计。通过将传统系统与本文系统结果对比可知，本文系统对老化检测预防效果较好，可有效缓解电路老化。

1 电路老化检测预防系统设计

NBTI效应主要表现为受压状态和恢复状态两种状态。当PMOS管中出现负偏置情况时，需观察Si?H键是否断裂，正常情况下，如果出现该状况，说明Si?H之间的化学键已经断裂，由此电路中将产生带正电的离子，并且随着时间增加，该离子将快速增加[3]。由于PMOS长期处于受压状态下，导致关键门传输出现时延，而对PMOS管进行反向电力场作用，可将游离部分H原子与Si原子重新结合，进而形成Si?H键，弥补之前发生断裂的Si?H键。电路中带正电离子逐渐减少，并且在该阶段阈值电压恢复到正常状态，引起电路时延问题得到缓解。

1.1 系统硬件设计

系统硬件部分的设计主要是由控制处理器、总线控制器、激励信号模块和响应模块组成，如图1所示。

1.1.1 传感器设计

传感器的设计是由两个结构完全相同的即压控振荡器组成，如图2所示。

由图2可知，该传感器的设计采用的是未经过老化的即压控振荡器作为基础电路进行的。电路老化引起的参数偏差中的即压控振荡器电路可作为已经产生老化的电路，通过激励信号模块获取输出信号，经过响应模块可获取老化数据[4]。将两个电路设计为“邻路”模式，可消除对老化电路预防检测结果产生误差，进而提高数据检测精准度。

1.1.2 即压控振荡器电路设计

即压控振荡器由延迟统计表、电平转换器、周期矫正器、寄存器和反相器组成，而对于该模块内部电路的设计如图3所示。endprint

由图3可知，电路所产生的频率具有两个，分别是基准频率和老化频率。将基准频率作为参考，而老化频率作为测试阶段连接的两种电压，分别进行测试，通过记录参数变化，与基准频率进行对比，进而达到检测目的[3]。

1.2 系统软件功能设计

系统软件功能设计需对电路老化精准度检测原理进行分析[5]。设置一个“门控”和一个“闸门”，分别代表计数开启和计数关闭，闸門设计可由“与”门逻辑控制电路实现，如图4所示。

由图4可获取精准电路老化频率，采用门控信号对计数器进行双重控制，进而提高电路老化测量精准度。

1.2.1 最优输入控制向量选取

针对输入向量选取是对电路老化缓解最有效的措施之一，当选取输入向量时，采用目标函数为：

式中：为电路老化时延大小；为电路损耗功率；和为权值大小，主要负责电路老化和损耗功率的平衡。当为0时，优化目标仅对NBTI进行老化缓解，进而选取出满足最小老化时延控制向量[6]。

针对电路中的逻辑门，如果输入引脚被设置为逻辑1，那么可定义该引脚为可防护引脚，反之为不可防护引脚，如图5所示。

由图5可知，G3和G4连接的输入引脚为可防护引脚，而G3与G2连接的输入引脚为不可防护引脚。根据上述引脚设置，减小附加面积时延开销，选取最优输入控制向量：设有个备选控制向量集合对电路中施加个输入控制向量，根据施加的向量计算电路中关键门集合引脚数目，进而选取最优输入向量[7]。

1.2.2 保护路径与关键门识别

针对电路老化预测，通过对电路逐级分析与识别，可影响时延特性，识别基本流程如图6所示。

根据图6识别基本流程，首先需读取电路文件，对时序展开分析，由此可获取重要路径集合；然后根据NBTI模型计算既定生命周期内电路时延[8]。

1.2.3 缓解电路老化设计

如果电路处于待机状态下，需通过静态效应选取最优控制向量，通过电路节点逻辑值大小来控制整个系统仿真模拟，由此可获取内部不同门受压情况。

经过上述输入最优控制向量和关键门识别，可对所有关键门进行引脚输入，进一步增强电路老化预防，为此，设计协同缓解电路老化具体措施如下所示：

1） 在基准电路中设置关键门可防护引脚和关键门不可防护引脚集合为空集。根据图6设计的识别流程能够获取关键门数值集合。以该集合为基础，对输入引脚进行设计，如果引脚表现为可防护状态，需将该引脚列入其中，否则，将弃掉；

2） 根据上述读取的电路数值，随机生成向量作为输入基础向量，分析链路内部结构数值大小，由此完成关键门引脚数量统计；

3） 获取最优输入控制向量大小；

4） 如果关键门可防护引脚集合为空集，那么需转到步骤5）；如果不是空集，则需选择一个引脚作为逻辑数据，寻找引脚驱动门，由此可获取需要执行的替换门，并列入集合之中；

5） 如果电路中逻辑门集合为空集，那么继续执行步骤6）；如果不是空集，则需对所有项目集进行逐个替换，转换为实施门；

6） 针对电路最优控制向量输入端需执行门替换技术，并分别对电路老化前后与实施技术之后电路老化前后进行计算，由此准确获取电路时延值，侧面反映出电路老化程度[9]。

2 实 验

为了验证基于门替换技术的电路老化检测预防系统设计的合理性进行了如下实验。

2.1 实验条件设置

在实验过程中，采用C++语言来实现系统设计门替换方法，使用的电路是以45 nm为基准单元库的开放型基准组合电路；采用设计编辑器对综合电路文件进行编辑，此时电路值包含一个反相器和输入与非门和非门等，可直接收集45 nm的标准数据。设置实验温度为378 K，远程访问服务占空比为0.5，服务周期为10年。

2.2 实验过程

对于门替换技术电路老化检测，设为贡献效率，如果贡献效率越大，那么说明门替换缓解NBTI效应所造成的电路老化程度就越严重，门替换效果越好。贡献效率的计算公式如下所示：

式中：为门替换后老化路径最大时延值；为门替换前电路老化前路径最大时延值；为门替换前老化路径最大时延值。使用45 nm工艺逻辑门固有时延值如表1所示。

2.3 实验结果与分析

对于基准电路所选取的最优控制向量获取的关键门引脚信息如表2所示。

由表2可知：对于5个基准电路，在关键门引脚中，平均有58.41%可防护引脚和38.79%不可防护引脚；而在逻辑门引脚中，平均有65.51%可防护引脚和54.94%不可防护引脚。

分别采用传统系统和本文系统选取最优输入控制向量，在门替换技术应用前后分别对5个基准电路施压，电路经过多年电路老化所引起的时延增量如表3所示。

根据表3中电路老化时延增量，将传统系统与本文系统绘制成对比折线，如图7所示。

由图7可知：当电路为A499时，采用本文系统比传统系统时延增加0.01；当电路为A880时，采用本文系统比传统系统时延增加0.06；当电路为A1901时，采用本文系统比传统系统时延增加0.03；当电路为A2670时，采用本文系统比传统系统时延增加0.10。而当电路为A7332时，采用传统系统比本文系统时延增加0.02。

2.4 实验结论

根据上述实验内容可知，基于门替换技术的电路老化检测预防系统设计是合理的。采用5个基准电路同时施压，通过对比传统系统与本文系统时延增量结果可知，传统系统只有在电路为A7332时，时延增量比本文多0.02，剩下电路均小于本文时延增量。由此可知，采用门替换技术对电路老化检测预防效果较好。

3 结 语endprint

针对采用门替换技术选取最优输入控制向量可缓解电路老化效果分析，结合关键门和逻辑门输入引脚所产生的影响，将传统系统与本文系统对电路老化预防检测效果进行对比，通过实验结果可知，本文系统对电路老化检测预防效果较好，可更好地发挥技术协同优势。

参考文献

[1] 易茂祥，朱炯，张桂茂，等.协同输入向量控制与门替换技术缓解电路NBTI老化[J].計算机辅助设计与图形学学报，2016，28（10）：1796?1802.

YI Maoxiang， ZHU Jiong， ZHANG Guimao， et al. Mitigating NBTI?induced circuit aging by collaboration between input vector control and gate replacement [J]. Journal of computer?aided design & computer graphics， 2016， 28（10）： 1796?1802.

[2] 朱炯，易茂祥，张姚，等.应用基于双权值的门替换方法缓解电路老化[J].应用科学学报，2017，35（2）：171?180.

ZHU Jiong， YI Maoxiang， ZHANG Yao， et al. Applying gate replacement technique based on double weights to mitigate circuit aging [J]. Journal of applied sciences， 2017， 35（2）： 171?180.

[3] 范磊，梁华国，易茂祥，等.电路抗老化设计中基于门优先的关键门定位方法[J].微电子学，2017，47（2）：258?263.

FAN Lei， LIANG Huaguo， YI Maoxiang， et al. A method to identify critical gates by prioritizing logic gates under circuit anti?aging design [J]. Microelectronics， 2017， 47（2）： 258?263.

[4] 朱炯，易茂祥，张姚，等.缓解电路NBTI效应的改进门替换技术[J].电子测量与仪器学报，2016，30（7）：1029?1036.

ZHU Jiong， YI Maoxiang， ZHANG Yao， et al. Improved gate replacement technique for mitigating circuit NBTI effect [J]. Journal of electronic measurement and instrumentation， 2016， 30（7）： 1029?1036.

[5] 潘慧峰.基于FPGA的集成电路测试系统设计探讨[J].电子测试，2017（22）：26?27.

PAN Huifeng. Design of integrated circuit testing system based on FPGA [J]. Electronic test， 2017（22）： 26?27.

[6] 梁丽勤，徐天运，张宝健，等.基于黑匣子的门电路逻辑功能测试实验设计[J].实验技术与管理，2017，34（3）：173?175.

LIANG Liqin， XU Tianyun， ZHANG Baojian， et al. Experimental design of logic function test of gate circuit based on black box [J]. Experimental technology and management， 2017， 34（3）： 173?175.

[7] 马健喆，魏巍.基于AT89C51单片机的红外线门控系统的设计[J].电脑知识与技术，2017，13（24）：232?234.

MA Jianzhe， WEI Wei. Design of infrared gate control system based on AT89C51 microcontroller [J]. Computer knowledge and technology， 2017， 13（24）： 232?234.

[8] 孙宇，郭靖，朱磊.基于排序网络的大数逻辑门电路设计[J].微电子学与计算机，2016，33（6）：123?125.

SUN Yu， GUO Jing， ZHU Lei. Design of majority logic gate circuitry based on sorting networks [J]. Microelectronics & computer， 2016， 33（6）： 123?125.

[9] JIANG Li， WU Yiqun. The design of combinational logic circuits based on the traffic fault alarm system [J]. Electronic test， 2017， 19（2）： 37?38.endprint