基于失效分析理论的钟振失效分析方法研究

睢建平 罗洪涛 崔 巍 郑文强

（1.北京无线电计量测试研究所，北京 100039；2.中国空间技术研究院西安分院，西安 710000）

1引言

时钟晶体振荡器（简称钟振）作为系统中电子设备的时钟发生器，在航天国防领域有着大量且广泛的应用。由于其可以产生整个电子设备中的时钟信号，常被称为电子设备的“心脏”。因此，如果钟振出现问题甚至停整，对电子设备的工作一定是有重大影响甚至会导致系统失效。

传统的对失效钟振进行失效分析的方法通常是先进行非破坏性试验，未找到失效原因后再开封进行破坏性试验，试验的类型和步骤都不固定。本文基于失效分析理论的指导［1］，结合一般电子器件失效分析方法［2］，通过钟振的结构和工作原理分析，总结出一套针对失效钟振的分析流程。此分析流程按照先非破坏性分析后破坏性分析的方法，缩短了失效分析步骤，提高了失效分析的效率和准确性。文章最后列出几个典型的失效分析案例，证明此分析方法对研究钟振失效机理具有一定的指导意义，并达到了在生产、试验和使用过程中提高器件质量和可靠性的目的。

2 钟振的结构及工作原理

2.1 钟振的结构

钟振主要是由石英晶体谐振器、振荡电路芯片和外壳基座或支架构成的，其中，石英晶体谐振器是由石英晶片镀上金属电极组成，石英晶体谐振器、振荡电路芯片和基座或支架的连接通常采用导电胶粘接，振荡电路芯片和基座通常通过金丝键合进行电气连接。由于钟振的结构紧凑、集成度较高、零部件较少以及工艺相对成熟，因此其具有较高的可靠性。钟振各部分组成的结构示意图如图1所示。

基于钟振以上的组成和结构，其封装形式主要有SMD型和DIP型两种。SMD型钟振典型的内部结构图如图2（a）所示；对于二次上架的钟振，一种典型的结构图如图2（b）所示，即将表贴钟振直接贴装到DIP型支架上；另一种二次上架的钟振，典型的结构图如图2（c）所示，即将晶片和芯片分别贴装到DIP型支架上。

2.2 钟振的工作原理

钟振是以石英晶体的压电效应为基本原理，驱动不同的振动电路以构成不同种类的晶体振荡器的。具体来说，就是利用石英晶片的压电效应和逆压电效应进行工作。压电效应是晶体受外力作用时表面产生电荷，逆压电效应是用极化电场在石英晶体上产生机械应变。利用石英晶体的这一特性，在石英晶片上镀电极，并使两电极间产生电位差。由于交变电场的作用出现机械应变，机械应变产生交变电场，交变电场发生作用又产生交变机械应变最后形成谐振，谐振的频率取决于晶体的电性能参数。一种典型的钟振的工作原理如图3所示。

图3中，G为石英晶体，根据晶振的原理，晶振能正常工作需满足的条件如下：

式中：K0——放大电路的增益；F——晶体的反馈系数；ΦK，ΦF——电路和晶体的相位。

3 钟振的失效分析方法

失效分析是对判定为失效的器件进行的一种事后检查和分析的工作，通过分析和检测，确定失效器件的失效类型，判断失效原因，提出处理方案和预防措施，以提高器件可靠性的一种综合方法［3］。失效分析流程一般按照先非破坏性分析后破坏性分析的顺序进行［4，5］，同时结合钟振的结构和工作原理，笔者设计了一套针对失效钟振的分析流程如图4所示。

3.1 钟振的非破坏性失效分析

非破坏性失效分析的第一步是对钟振的失效类型进行确认，确实是钟振失效后，做好所有失效现场信息和产品失效前的应力过程数据的收集，为开展失效分析工作打下基础。

非破坏性失效分析的第二步是对钟振的电性能进行测试。钟振的电性能测试可以为失效分析方案的设计提供很好的依据，通过钟振的电性能测试的，可以判断出钟振的失效类型。从钟振的性能指标看，钟振的失效类型主要有以下几种形式：无频率信号输出（即通常所说的停振），频率输出异常，功耗异常，特定条件下不振，波形不对等，具体分类见表1。根据钟振的电性能测试结果，结合其失效的环境信息，可以有针对性地设计出失效钟振的失效分析方案，确定最优的失效分析流程，以达到快速、准确做出失效分析的目的。

表1 钟振的失效类型归类

非破坏性失效分析的第三步是对钟振进行外观检查。利用显微镜检查失效器件的外观，对外壳、焊盘或引线进行观察，看其是否有镀层污染、脱离、缺损或锈蚀等异常。

根据第三步的结果以及本产品的失效分析方案，有选择的进行第四步的非破坏性试验。当电特性测试等发现内部可能有开路、短路时，用X光检查其键合情况和内部金属连接情况；也可通过管脚之间I-V测试特性，发现管脚之间是否存在有开路、短路等失效模式；当电特性测试等频差明显异常时，用检漏设备检测器件的密封情况，判断器件是否存在漏气现象；当怀疑内部有多余物时，应进行颗粒碰撞噪声即PIND试验，检测其多余物情况。当发现其他现象时，也可利用超声扫描显微镜等其他设备进行非破坏性试验。通过以上的非破坏性试验结果，可以初步的对失效原因进行判断。

有选择的进行完第四步的非破坏性试验后，需要对失效器件的电性能进行复测，确认失效现象依旧，如果失效现象加重，例如由频率超差变成停振，通常原因为器件内部晶片粘接不牢，可以直接判定失效类型。

3.2 钟振的破坏性失效分析

由于经过钟振的非破坏性失效分析后，已初步判断出器件的失效原因。经过失效器件的故障模拟分析后，即可以开封查找产品的真正失效原因。由于小型石英晶体振荡器主要是由石英晶片、金属电极、导电胶、振荡电路芯片、键合金丝和外壳基座等构成的，因此，可以按每一部分失效现象的不同对产品的失效原因［6～8］进行归类分析，见表2。

表2 钟振的失效原因归类

破坏性失效分析的第一步是对钟振进行开封。开封方法通常采用研磨开封、剪切开封或激光开封等技术，最大限度地避免新损伤的引入。

破坏性失效分析的第二步是对开封后的钟振进行显微镜观察或扫描电镜的观察。通常选用体式显微镜对晶片、电极、基座或支架、点胶点等部分进行初步的观察，如果失效类型可以确认后，无需用金相显微镜或扫描电镜进行进一步的观察，否则，还需用金相显微镜或扫描电镜进行进一步的观察。

如果仍然不能确认失效类型，需进行破坏性失效分析的第三步，即对开封后的晶片进行功能测试，特别是晶片电阻测试。通过晶片电性能的测试，确认是否为晶体谐振器部分出现问题。

如果仍然不能确认失效类型，需进行破坏性失效分析的第四步，即对芯片进行显微镜及扫描电镜观察分析。通过分析金丝键合的情况以及显微镜及扫描电镜观察分析其表面是否有异常情况，确认是否为芯片表面或键合出现问题。

如果仍然不能确认失效类型，需进行破坏性失效分析的第五步，即对开封后的芯片进行功能测试。通过芯片的功能性测试，确认是否为芯片内部部分出现问题。

通过以上的分析，可以准确的对非破坏性失效分析判断的失效原因进行结果验证，完成失效分析工作。

4 钟振的失效分析典型案例

利用以上分析方法，可以快速准确的进行钟振的失效分析。以下介绍钟振的失效分析典型案例，更深入的了解钟振的失效分析方法。

【案例1：某进口钟振失效分析】

失效背景：某国外公司生产的35.7M低温下不振，常温下不易起振，起振时，占空比超差，约为68%。

分析过程：用户告知，此失效产品已经使用多年，且经历多次焊接和拆焊过程。结合使用环境和电性能测试结果，并在非破坏性试验均无异常的情况下，怀疑其谐振器的电阻偏大。开帽发现失效件晶片有多处损伤，测试晶片（三次泛音）等效电阻明显偏大，约为65Ω，在常温下不易起振，在低温下电阻更大，导致低温不振。同时开帽一只正常的同类产品作为参考件，将失效件晶片和参考件晶片进行对比，如图5所示。明显可以看出失效件晶片破边严重且电极有划伤，测试失效晶振内部晶片的等效电阻约为65Ω，而参考件晶片边缘和电极均较好，测试晶振内部晶片等效电阻约为29Ω。

分析结论：失效件电阻偏大，在常温下不易起振，在低温下电阻更大，导致低温不振。

【案例2：某国产钟振芯片电源加大电压烧毁分析】

失效背景：某国产钟振电源加大电压（+12V）烧毁，产品停振。

分析过程：在结合使用环境和电性能测试结果后，进行I-V特性非破坏性试验，发现有异常，怀疑其内部芯片受损。开封后，发现产品用芯片已被烧毁，其内部电路已烧蚀，如图6所示。

分析结论：电源端接入大电压时，芯片的工作电流会明显增大，芯片内部烧蚀。

【案例3：某国产钟振恒定加速度后停振】

失效背景：产品经过恒定加速度试验后停振，电流较小，为约2mA，输出为0电平。

分析过程：在结合使用环境和电性能测试结果后，进行PIND非破坏性试验，发现有异常，怀疑其内部电路连接有问题。开帽后，发现产品的晶片均已脱落。用体式显微镜观察基座点胶处，发现产品在导电胶硬度、导电胶剥离基座后的形态、导电胶的光泽方面与正常导电胶有明显差异，如图7所示。

分析结论：由于导电胶粘接强度下降，导电胶没有粘牢晶片，导致晶片恒定加速度试验后掉架。

5 结束语

本文在分析钟振的结构和工作原理的基础上，结合可靠性分析的原理，较为详细的归纳分析了钟振存在或可能的失效模型，进而提出了一种有效且准确的钟振失效分析流程，并指导实际的失效分析案例，最终达到提高钟振可靠性的目的。

［1］ 夏泓，郑鹏洲.电子元器件失效分析及应用［M］.北京：国防工业出版社，1998.

［2］ 杨为民.可靠性、维修性、保障性总论［M］.北京：国防工业出版社，1995.

［3］ 恩云飞，罗宏伟，来萍.电子元器件失效分析及技术发展［J］.失效分析与预防，2006，1（1）.

［4］ 郑石平.电子元器件失效分析技术的工程应用［J］.现代雷达，2006，28（11）.

［5］ 黄云，恩云飞.电子元器件失效模式影响分析技术［J］.电子元件与材料，2007，26（4）.

［6］ 高丽兰，陈旭.微电子封装中导电胶连接可靠性研究［J］.固体物理学报，2010，31（6）.

［7］ 陈龙云，陈凤云.提高电路中元器件的使用可靠性［J］.电子元器件与可靠性，2010，28（4）.

［8］ Lau J H.Electronic Packaging：Design,Materials,Process and Reliability［M］.New York：MCGRAW-HILL Company,2003.