基于System Generator 的距离拖引干扰实现方法

麻鹏飞，畅 鑫，冯笑笑

(西安电子科技大学，陕西 西安 710071)

基于System Generator 的距离拖引干扰实现方法

麻鹏飞，畅 鑫，冯笑笑

(西安电子科技大学，陕西 西安 710071)

在干扰系统的设计中，需要快速产生干扰信号和修改干扰参数以应对复杂的电磁环境。介绍了距离拖引干扰的原理及其现场可编程门阵列(FPGA)实现方法，并在此基础上阐明了基于System Generator的干扰模块的构造及验证方法。利用System Generator进行干扰系统的开发具有使用方便、可扩展性强等优点，克服了从抽象算法到可靠硬件电路跨领域的困难，节省了开发时间，并降低了设计出错的概率。测试结果证明，System Generator非常适合距离拖引干扰的FPGA实现。

距离拖引干扰；System Generator；现场可编程门阵列(FPGA)实现

0 引 言

在干扰机的设计过程中，干扰信号的快速产生和干扰参数的修改是干扰系统设计中2个重要的工程问题。现场可编程门阵列(FPGA)作为高性能数字信号处理的理想器件，其存储带宽已经远远大于时钟频率，超过常规处理器的2～10倍，并且FPGA具有实现高速并行运算的能力，故干扰机的设计中对FPGA的设计成为系统开发的核心难题。而数字信号处理系统的设计者和底层技术人员通常对C语言和汇编语言都很熟悉，但是对硬件描述语言如VHDL或Verilog并不熟悉，而硬件描述语言最终要转换成硬件实现，这就要求工程师对硬件有一定的了解[1]。

基于上述问题，本文提出利用System Generator进行干扰模块设计。在Simulink中，利用Xilinx公司提供的System Generator工具箱搭建模块，实现距离拖引干扰，这种开发方式主要有以下特点：

(1) 扩展性强：可以通过拖拽模块方式将干扰模块添加到设计中。将模块进行自由组合，并设置相应的干扰参数，从而产生数字干扰信号。

(2) 复用性：可以通过简单的复制粘贴实现模块的反复利用。

(3) 易懂性：利用模块封装技术，设置参数对话框，可以方便地修改干扰参数，并通过查看help文件，了解该模块实现的功能。

1 基本原理

干扰电路的设计可从数学模型入手。距离拖引干扰是一种较为经典的欺骗类干扰样式，它是一种周期性的从质心干扰到假目标干扰的连续变化过程，典型的拖引干扰过程分为停拖、拖引、关闭3个时间阶段，其数学模型[2-3]如下：

(1)

其中，拖引效果可通过改变延时实现。延时随着脉冲数增加而逐渐增加，可以表示为：

td(n)=t0+tstepn

(2)

延时的最大范围为：

0

(3)

利用随机存储器(RAM)实现数字射频存储(DRFM)干扰技术，可实现拖引的延时效果。故电路中还包括了对RAM的读写控制，整个电路实现流程图如图1所示。

2 模型结构和实现

距离拖引干扰是一种较为经典的欺骗类干扰方式，它由包络判断、延时计算、读写控制、数据输出等模块构成。为了增加模块的通用性，将模块进行Mark封装。

2.1 模块组成

由距离拖引干扰的数学模型划分距离拖引干扰的实现模块：包络判断、延时计算、读写控制、数据输出等4个部分[4]，具体电路实现如图2所示。

其中pluse_judge模块是包络判断模块，功能是检测包络的上升沿，得到输入信号有效标志。电路包含上升沿检测电路和累加电路，检测到包络上升沿后，输出高脉冲，计数器完成累加，输出“1”后，比较器输出高电平，即检测到上升沿后输出高电平。其具体电路如图3所示。

其中上升沿检测电路如图4所示。

将输入信号进行延时拼接，当检测到“10”，输出高电平。

deley_drag_ave模块是延时计算模块，其中包括累加周期模块(add_control)、延时递增模块(delay_drag)、延时计数模块(count)、上升沿检测模块(posedge)、下降沿检测模块(negedge)等模块。如图5所示。

累加周期模块完成以step为周期的计数，每当计数到step时输出1个高脉冲。延时递增模块检测到高脉冲后进行循环累加，累加范围是0到delay_max。延时计数模块收到检测下降沿模块的有效信号后开始累加，累加到delay_drag后停止计数，输出有效信号，从而输出干扰信号，形成拖引的效果。

读写控制模块输出RAM的控制信号。当检测到包络有效后，开始将输入存入RAM中。当延时到达后，开始读出存储的数据。数据输出模块，根据信号使能选择输出数据。

2.2 模块封装

利用System Generator设计电路模块降低了从数学算法到硬件电路的实现难度，将模块进行进一步的封装，使模块更具有通用性和易操作性，让使用人员在不需要了解干扰原理的情况下，根据对话框提示设置相应参数后，便能将其应用到电路中，完成设计工作。

双击距离拖引模块，即可显示参数对话框，包含模块名称、功能简介和通道数channel选择下拉框。针对数字干扰机中多通道处理的情况，设置了1、2、4、8、16、32等通道数可选,如图6所示。

创建封装的方式有多种，可以通过Mask Editor创建，也可以通过编写M代码定制创建过程，2种方法可以根据应用场景有所取舍。当封装一个比较简单的模块时，可以使用Mask Editor创建方法。当模块较复杂时，可以采用M脚本编写函数自动完成协助封装过程。

本例中采用Mask Editor，其中设置界面分别为图标设置界面、参数设置界面、初始化界面、描述文档设置界面。

图7为图标设置界面，在此界面完成模块名称等设置，阅读图标信息使设计人员对模块的功能进行初步的了解。

现代雷达信号一般为大时宽带宽积信号，故需要对信号进行多通道处理。为了配合模/数转换器(ADC)的多通道输出，干扰电路产生模块也设计成多通道可选模式。其中多通道选择的功能是通过初始化M代码实现，利用add Block/Line函数和设置中间变量的方式每次替换管脚模块实现封装的管脚动态变换。此M代码模块添加在Mask Editor的Initialization选项卡内。

描述文档设置界面可以补充界面文字方面的说明。其中包括模块名称、Mask界面描述及help界面详细描述。在人机交互界面点击help可以进入模块的详细说明web页面，在说明界面中包含对模块原理的介绍、各个端口的说明和使用的注意事项。如图8和图9所示。

3 仿真分析

基于System Generator的模块设计支持基础功能仿真、硬件回路协同仿真及生成bit文件进行板级测试等3种电路测试方式，3种测试方式确保了电路设计的准确性和完备性[5]。

3.1 基础功能仿真

测试参数：为了使波形效果直观，通道数选择一通道模式。输入信号设置为方波，幅度为1，周期为200个sample，占空比为1/20。延时步进间隔为500个sample，拖引延时范围为20～150个sample(1个sample时长为1个时钟周期)。静态逻辑仿真结果如图10所示。

3.2 硬件回路协同仿真

组建基于simulink的半实物测试平台。将硬件产生数据读入simulink，在PC端直接对比硬件产生的数据和电路设计仿真结果，从而验证模块设计的正确性。图11为硬件产生数据和仿真数据之间的对比：第1行为输入方波波形，第2行是模块输出结果，第3行是JTAG模块输出波形。可以看出波形延迟越来越大，达到最后延迟又从0开始。模块输出和JTAG输出波形基本一致，证明硬件电路满足设计要求。

4 结束语

(1) 通过分析距离拖引干扰信号产生电路、模块封装及测试过程，验证了System Generator构造干扰模块的有效性和准确性。

(2) 基于System Generator开发的距离拖引干扰模块，具有使用方便、可扩展性强等特点,能够在FPGA中快速部署产生数字干扰信号，大大减弱了使用人员将算法模型转化成硬件电路的困难。

[1] 纪志成.FPGA数字信号处理设计教程-System Genenrator 入门与提高[M].西安:西安电子科技大学出版社，2008,138-163.

[2] 赵国庆.雷达对抗原理[M].西安：西安电子科技大学出版社，2012.

[3] 张文超.雷达有源欺骗干扰产生及FPGA实现[D].成都：电子科技大学，2012.

[4] 焦龙飞.基于FPGA的分布式干扰机实现[J].电子科技，2015，28(9):89-92.

[5] 余鑫.基于System Generator的数字锁相放大器研究[D].南昌：东华理工大学，2015.

RealizationMethodofRangeGatePullOffJammingBasedonSystemGenerator

MA Peng-fei,CHANG Xin,FENG Xiao-xiao

(Xidian University,Xi’an 710071,China)

In the design of the jamming system,it is necessary to quickly generate the interference signals and modify the interference parameters in order to adapt complex electromagnetic environment.This paper introduces the principle of range gate pull off (RGPO) jamming and its field programmable gate array (FPGA) implementation method.On this basis,the construction and verification method of interference module based on System Generator is expounded.Using System Generator for the development of interference systems is easy to use,scalable and other advantages to overcome the cross-domain difficulty of abstract algorithm to reliable hardware circuit, which saves the development time and reduces the design error probability.Test results show that the System Generator is very suitable for FPGA implement of RGPO.

range gate pull off (RGPO);System Generator;field programmable gate array implementation

2017-07-22

TN972

A

CN32-1413(2017)06-0028-04

10.16426/j.cnki.jcdzdk.2017.06.006