开关型CMOS霍尔传感器的设计

魏榕山，杨善志

(福州大学 物理与信息工程学院，福建 福州 350116)

开关型CMOS霍尔传感器的设计

魏榕山，杨善志

(福州大学 物理与信息工程学院，福建 福州 350116)

利用CMOS工艺制作的霍尔传感器一般失调电压较大。为了抑制霍尔传感器的失调电压，文中提出一种正交耦合旋转电流技术，利用开关改变失调电压的极性，经过采样相加抑制霍尔元件的失调电压，同时利用相关双采样技术降低电路失调电压。采用Cadence工具对电路进行仿真验证，3.3 V的供电电压下,平均失调电压为550 μV。结果表明，电路有效降低了霍尔传感器的失调电压。

霍尔传感器；正交耦合；旋转电流；低失调

自1879年Edwin Hall 发现霍尔效应，霍尔元件就被广泛的用于磁场传感器，尤其是低频领域，例如高斯计，位移传感器，角度传感器等[1]。近些年，利用CMOS工艺制作的霍尔开关传感器芯片由于其体积小、功耗低、高稳定性等特点，被更多的应用于无刷电机和非接触式开关中[2]。然而利用CMOS工艺制作的霍尔传感器产生的霍尔电压信号非常微弱，一般在几百微伏到几毫伏。由于封装应力产生的压阻效应和不同材料之间的赛贝克效应都会使霍尔元件产生较大的失调电压;此外由于CMOS工艺的缺陷，霍尔元件不是理想对称匹配，这也将引入失调电压;同时CMOS电路会引入一系列噪声，如热噪声、闪烁噪声等[3-5]。这些失调和噪声可以达到几毫甚至几十毫伏，会将微弱的霍尔电压湮没，因此需要采取一些方法减小电路的失调和噪声。

本文基于双霍尔元件正交耦合并结合旋转电流技术有效的减小了霍尔元件的失调电压。利用相关双采样技术抑制了电路的失调和噪声。提高了芯片对磁场的检测能力。

1 霍尔元件的失调电压

零磁场环境下，理想霍尔元件的输出电压为零。但是由于制作工艺、机械应力、环境温度等因素的影响，实际霍尔元件不是理想对称，同时会产生压阻效应，温度梯度。这使得在零磁场情况下，只要霍尔元件控制端存在控制电流或者控制电压，那么在霍尔元件输出端就会产生一个不为零的电势差，这个电势差就是霍尔元件的失调电压Voffset。

如图1所示，以惠斯通电桥作为霍尔元件模型[6,7]。理想情况下4个电阻完全相同，输出端电势差为零。实际情况下，由于各种因素的影响，输出端会产生失调电压。假设电桥中有3个完全相同的电阻R0，而另一个电阻为RX，RX≠R0。那么输出端的失调电压可以表示为

Voffset=VDD·[RX/(R0+RX)-R0/(R0+R0)]

(1)

图1 霍尔元件电桥模型

2 霍尔传感器电路的设计

2.1 正交耦合旋转电流技术

本文结合正交耦合技术和旋转电流技术[8]，设计了一种双霍尔元件耦合，4相位电流旋转的电路结构。如图2，PH0和PH1是一对非交叠互补时钟，频率为50 kHz。PH0B，PH1B分别与PH0和PH1的相位相反。时钟信号PH0，PH0B，PH1，PH1B控制MOS管开关M1～M8。当时钟信号PH0或者PH1有效时，两个霍尔元件形成正交耦合消除静态失调。当PH0为低电平时，M1，M4，M6和M8导通，端口H1和H3为控制端，H2和H4为输出端，输出电压为

VOUT=VH+Voffset

(2)

当PH1为低电平时，M2，M3，M5和M7导通，端口H2和H4为控制端，H1和H3为输出端，输出电压为

VOUT=-VH+Voffset

(3)

如图2所示，输出端霍尔电压极性随着电流方向改变而改变，而失调电压的的极性始终不变，输出电压VOUT经过后续电路采样相减消除由高阶效应引起的失调。

图2 正交耦合旋转电流电路

2.1 霍尔信号处理电路的设计

霍尔信号处理电路主要是实现磁场信号的转换、检测、放大和比较输出[9-10]。霍尔信号处理电路如图3所示，电路主要由正交耦合的霍尔元件，旋转电流控制电路，放大电路，采样保持比较输出电路，数字逻辑产生电路，振荡器和偏置电路组成。正交耦合的霍尔元件将磁场信号转化为电压信号，经过旋转电流技术处理后，输出电压

图3 霍尔开关传感器系统电路图

Vi1=Voffset+Vhall

(4)

Vi2=-Voffset+Vhall

(5)

电压Vi1，Vi2经过放大电路模块被放大G倍，然后被电容CS采样。电容CH将参考电压Vref采样，被放大的霍尔元件输出电压信号与参考电压信号在比较器模块比较输出，得到开关信号。数字逻辑电路产生逻辑控制信号，控制电容采样保持，同时使芯片处于唤醒和休眠两种状态下，以达到降低功耗的目的。

2.3 信号采样保持比较模块的设计

如图3所示，两个采样保持比较模块分别工作于磁场B>0和磁场B<0情况下,但是工作原理一致。假设磁场B>0，在第一个阶段Φ1下，比较器处于自动调零状态(Auto-Zeroed),经过放大的电压Vi1被CS采样，同时参考电压Vref被电容CH采样；在第二个阶段Φ2下，电压Vi2放大后被电容CS采样，参考电压Vref被电容CH采样，比较器在Φ2阶段正常工作，比较输出。

图4 比较模块工作状态

如图4所示，在Φ2阶段结束时，比较器输入端VP，VN分别为

(6)

(7)

因为

V+1-V-1=G·Vi1=G·(Voffset+Vhall)

(8)

V+2-V-2=G·Vi2=G·(-Voffset+Vhall)

(9)

所以在Φ2阶段结束时比较器的输入为

(10)

当VCOMP>0时，比较器输出为高，VCOMP<0时，比较器输出为低。

比较器电路如图5所示，MOS管M1和M2作为开关管由时钟信号PHaz控制其工作状态，当PHaz为高电平时，M1和M2导通，放大器A1的输出端与输入端短接，形成单位负反馈。电压偏置通过M3和M4给放大器A1输入对管M5和M6提供一个共模电平，保证放大器A1正常工作。此时，整个比较器不工作，放大器A1处于自动调零状态(Auto-Zeroed)[12-14]。PHaz为低电平时，M1和M2关断，采样电容上的电压作为比较器的输入，比较器正常工作。整个比较器模块电流消耗为30 μA。

图5 比较器电路

3 电路仿真与验证分析

此电路采用了SMIC 0.18 μm 1层多晶硅4层金属线的CMOS工艺进行了原理图和版图的设计，同时利用Spectre仿真工具对电路进行了参数提取和电路后仿验证。

如图3所示，电压VDD为霍尔元件控制端提供偏置电压。由式(4)和式(5)可知，将两个时钟相位下的霍尔元件输出端电压Vi1，Vi2相减可得2·Voffset。考虑各种寄生参数，工艺参数和温度的影响，通过Spectre工具对霍尔元件进行电路后仿，仿真结果如图6所示，室温下(27 ℃)，采用正交耦合旋转电流技术的霍尔元件的失调电压为415.3 μV，小于传统霍尔元件的失调电压(>1 mV)[1]。

图6 霍尔元件失调电压

如图7所示，通过参数提取分别对霍尔电压处理电路和整体霍尔开关传感器电路进行失调电压仿真，最后得出信号处理电路失调电压为385 μV，霍尔开关传感器平均失调电压为550 μV。仿真结果表明，相关双采样技术对电路的失调电压有一定的抑制作用。

图7 信号处理电路失调电压和霍尔传感器平均失调电压

最后通过蒙特卡洛的瞬态仿真对整体霍尔开关传感器电路功耗进行了仿真(样本数为200)，3.3 V的供电下，仿真结果中最大平均输入电流为5.73 μA。结果表明，数字逻辑时钟微功耗技术的使用[15]，使霍尔开关传感器的功耗由毫瓦级别降低到了微瓦级别。

4 结束语

本文基于 CMOS 0.18 μm工艺设计的霍尔开关传感器芯片电路结构简单，能够有效抑制较大失调电压并可以实现双磁极检测，适用于非接触式低频开关，该设计正在流片实际测试中。

[1] Popovic R S.Hall effect devices [M].Lausanne:EPFL Press,2003.

[2] Ramsden E.Hall-effect sensors : theory and applications[M].Netherlands: Elsevier, 2006.

[3] Munter Peter,Jan Adriaan.Spinningcurrent method for offset reduction in silicon Hall plates [M].Netherlands:Delft University Press,1992.

[4] Bellekom A A.Origins of offset in conventional and spinning-current Hall plates[M].Netherlands:Delft University Press,1998.

[5] Boero G.Micro-Hall devices: pe-rformance,technologies and applications[J].Sensors and Actuators A,2003,106(1):314-320.

[6] 张潭.开关型集成霍尔传感器的研究与设计[D].成都:电子科技大学,2013.

[7] 薛同莲.CMOS霍尔传感器的设计与参数优化[D].上海:上海大学,2007.

[8] 万和舟,程东方,冯旭.开关型CMOS霍尔磁敏传感器的设计[J].仪表技术与传感器,2005(8):5-7.

[9] 阮伟华.一种高灵敏度的开关型CMOS霍尔磁场传感器[J].传感器与微系统,2010,29(11):94-97.

[10] 徐跃.高灵敏度的CMOS霍尔磁场传感器芯片设计[J].仪表技术与传感器,2009(12):14-16.

[11] 唐心亮,刘克智,王林锋.一种高性能全差分运算放大器的设计[J].河北科技大学学报,2012,33(1):50-55．

[12] 毕查德·拉扎维,拉扎维,陈贵灿,等.模拟CMOS集成电路设计[M].西安:西安交通大学出版社,2013.

[13] 池保勇.模拟集成电路与系统[M].北京:清华大学出版社,2009.

[14] Phillip E Allen,Douglas R Holberg. CMOS模拟集成电路设计[M].北京:电子工业出版社,2011.

[15] Melexis.MLX90248 datasheet[M].Belgium:Melexis,2012.

Design of CMOS Switch-type Hall Sensor

WEI Rongshan, YANG Shanzhi

(School of Physics and Information Engineering,Fuzhou University,Fuzhou 350116,China)

Generally, there is a lager offset voltage in Hall sensors by using CMOS technology. In order to suppress the offsetvoltage of the Hall sensor, a orthogonal coupled with the spinning-current technology is proposed in this paper, which uses switches to change the polarity of the offset voltage. Then anti-phase offset voltage is sampled and added. And reducing circuit offset voltage by the correlated double sampling technique. Using Cadence tool to make simulation validation for the circuit, when the supply voltage is 3.3V, the offset voltage is 550 μV. The results show that the circuit effectively reduces the offset voltage of the Hall sensors.

Hall sensor; orthogonal coupled; spinning-current; low offset

2017- 03- 02

国家自然科学基金(61404030)

魏榕山(1980-)，男，博士，副教授。研究方向：微纳电子器件，集成电路设计。

TN432

A

1007-7820(2018)01-001-04