浅谈3*3位直接补码阵列乘法器实验改革方法

黄海霞　邓伊瑶　蔡玉

【摘 要】《计算机组成原理》是一门重要的硬件基础性课程，其主要以冯·诺依曼结构为基础，详细介绍计算机五大部件的组成、结构、工作原理、设计思想等，着重培养学生对计算机底层硬件的分析、应用、设计创新能力。本实验用MAX+plusII软件作为仿真平台，首先根据直接补码阵列乘法器的逻辑表达式画出原理图，然后根据原理图仿真出3*3位补码相乘的结果。通本实验可以验证十进制数转换为二进制数的正确性。由此实验结合理论知识，加深学生对各硬件的结构和功能的理解，加深学生对计算机内部硬件部分中央处理器的运算器计算过程的了解。

【关键词】MAX+plusII；二进制；直接补码阵列乘法器；十进制

中图分类号： TP18 文献标识码： A 文章编号： 2095-2457（2017）26-0043-002

Talking about the Experiment Reform Method of 3*3 Direct Complementary Array Multiplier

HUANG Hai-xia DENG Yi-yao CAI Yu

（College of Information Science and Technology， Guilin University of Electronic Technology， Guilin， Guangxi 541004， China）

【Abstract】“Computer Principle” is an important basic course of hardware. Based on von Neumann structure， this paper introduces the composition， structure， working principle and design idea of the five major parts of computer in detail. Analysis of the underlying computer hardware， application， design innovation. In this experiment， MAX+plusII software is used as the simulation platform. First， the schematic diagram is drawn according to the logical expression of the direct complement array array multiplier， and then the result of multiplication by 3*3 complement is simulated according to the schematic diagram. Through this experiment can verify the correctness of binary numbers converted to decimal. This experiment combined with theoretical knowledge， deepen studentsunderstanding of the structure and function of each hardware， and deepen students understanding of computing process of computing unit of the central processor in the hardware part of the computer.

【Key words】MAX+plusII； Binary； Direct Complement Array Multiplier； Decimal

0 前言

近年來，随着教育改革的不断深入，在高等教育对人才的培养目标要求上，强调了对学生应用能力和实践动手能力的培养。因此，通过实验可以验证理论知识，加深对各硬件的结构和功能的理解，在此基础上通过调用各个硬件来实现设计的任务。但是在计算机组成原理的实验教学中并没有达到既定的目标，实验教学中存在着不足。《计算机组成原理》作为计算机类专业的必修技术基础课程，在这种情况下，如何更好地就该课程的实验教学内容作出统筹安排，并进行合理地优化整合，使该课程教学达到高效的教学目的，是当前急需解决的重要问题。本课程从系统能力的角度出发，通过“计算机组成原理”实验课程教学，调整教学方案，首先从教学思想上改变，在实验方案方面做改革，帮助学生树立正确的学习观，培养学生学习兴趣，提高学生计算机组成原理的动手能力。

1 教学模式的改革

实验课程教学改革方案的探索与研究基于完善的校内实训基地、合理的师资队伍基础之上，具有较强的可操作性，保证改革工作的完善开展。过去计算机组成原理实验方法是学生在实验仪器上直接输入3*3位补码，结果由机器算出，学生直接记录机器算出的结果。这样的教学模式存在着学生实验做完了，对计算机内部的构造完全不知。因此本实验将先进的EDA开发工具和技术引入实验中，并更新传统硬件实验中的陈旧内容、模式及其实验平台，在以往的验证性实验基础上增加设计性实验，巩固学生课堂学习的内容。

2 3*3位直接补码阵列乘法器设计过程

直接补码阵列乘法器可以直接求出两个补码相乘的积，由于符号位也参加运算，运算速度比起原码阵列乘法器快得多。

3位×3位直接补码阵列乘法器逻辑原理图由图1所示，根据图1原理图，在MAX+plusII软件平台上画出的原理图由图2与图3所示。其中图2是由9个双引脚的与门构成。一般对于n位xn位直接补码阵列乘法器，需要（n-1）*（n-2）/2个0类全加器（n-1）*（n-2）/2个1类全加器，（2n-2）个2类全加器，因此图3由一个0类全加器，一个1类全加器，四个2类全加器构成。endprint

由图2所示：令A=（A2）A1A0，B=（B2）B1B0，且A为被乘数，B为乘数。补码A的真值a=A2×22+A1×21+A0×20；补码B的真值b=B2×22+B1×21+B0×20；即在将补码直接转换成真值时，符号位取负权值，其余位取正权值。其中加括号的最高位为符号位。

将（A2）A1A0与（B2）B1B0进行两两相乘的算法过程如以下式子1-1至式子1-6所示：

以上AxB的三位二进制直接补码阵列乘法的式子中，（A2）与（B2）加上括号表示的是负数，A0B0表示的是A0和B0两个二进制数进行相与，等同于将A0和B0两个二进制数输入一个两脚的与门，输出的结果为A0B0。（A2）B0 ，A1B0，A0B0，（A2）B1，A1B1，A0B1，（A2）B2，A1（B0），A0（B0） 表示的同样是两个二进制数进行两两相与。

图3所示是三位二进制互相两两相与后，进入全加器进行相加。全加器有0类，1类，2类，3类全加器。对0类、3类全加器逻辑表达式有：

S=XYZ+XYZ+XYZ+XYZ

C=XY+YZ+XZ

对1类、2类全加器逻辑表达式，则有：

S=XYZ+XYZ+XYZ+XYZ

C=XY+XZ+YZ

三位阵列乘法器的整体设计包含6个加法器模块。直接补码阵列乘法器除了采用0类全加器之外，还采用了1类和2类全加器，其中1类和2类全加器的逻辑表达式一样，因此可以用1类全加器替代2类全加器。本题并没有使用3类全加器。（P5）P4P3P2P1P0为乘积的输出端，P5为符号位。

该方案称为三位直接补码阵列乘法器，由图3可以看出，第一行是0类全加器，第二行左边的是1类全加器，其余四个是2类全加器，2类全加器可以用1类全加器替代。所有全加器的输入输出端凡带小圆圈，表示带负权。

（1）0类全加器的输入端为：左边X 、Y 、Z为正输入，其中Z为低位进位。输出端：本位和S ，左斜为向高位进位C。

（2）1类全加器的输入端为：左边X、Y为正输入，Z （带负权）为低位进位。输出端：右边本位和S （带负权） 为负输出， C为低位向高位进位，为正输出。

3 仿真调试

仿真调试主要验证设计电路逻辑功能、时序的正确性，本设计中主要采用功能仿真方法对设计的电路进行仿真。由图2、图3得出的仿真图为图4.

2類全加器输入端为：左边为X 、Y（本位两个加数皆为负数）和Z（为低位进位负数）。输出端为：右边S （为本位和正数）和左C（向高位进位带负权） 。

（1）建立仿真波形文件及仿真信号选择

功能仿真时，首先建立仿真波形文件，选择仿真信号，对选定的输入信号输入两个二进制补码数，观察输出结果是否正确，以判断直接补码阵列乘法器电路设计的正确性。选定的仿真信号和设置的二进制参数如表2所示。

（2）功能仿真结果与分析

功能仿真波形结果如图4所示，仿真数据结果如表2所示。由表2的内容可看出功能仿真结果是正确的，进而说明电路设计的正确性。

4 结论

针对实践教学方案的探索，通过对实验部分的改革，采用MAX+plusII软件仿真硬件内部构造建设综合性、设计性实验。针对理论与实际相结合的改革，在讲授有关内容时，根据理论联系实践设计直接补码阵列乘法器的实验内容，使直接补码阵列乘法器的内部构造更加清晰明了，学生容易理解。

【参考文献】

[1]曹昕燕.EDA技术实验与课程设计[M].北京：清华大学出版社，2006.

[2]范延滨.微型计算机系统原理、接口与EDA设计技术[M].北京：北京邮电大学出版社，2006.

[3]杨天行.计算机技术.北京：国防工业出版社，1999.

[4]李勇，裘式纲，等.计算机原理与设计.长沙：国防大学出版社，1989.

[5]王爱英.计算机组成与结构（第4版）[M].北京：清华大学出版社，2006.

[6]侯伯亨，顾新.VHDL硬件描述语言与数字逻辑电路设计[M].西安：西安电子科技大学出版社，1998.5-9.

[7]陈智勇.计算机组成原理[M].西安电子科技大学出版社，

[8]白中英.计算机组成原理题解、题库与实验（第3版）[M].北京：科学出版社，2001

[9]廖裕评，陆瑞强.CPLD数字电路设计——使用MAX+PLUSⅡ[M].北京：清华大学出版社，2001.217-221.

[10]王尔乾.数字逻辑及数字集成电路.北京：清华大学出版社，1996.

[11]John F Wakerly.DIGIAL DESIGN Principles & Practices （Third Edition）[M].北京：高等教育出版社，2001.446-54.endprint