功率半导体器件表面钝化技术综述

郭 勇，吴 郁，金 锐，李 立，李 彭，刘晨静

(1.北京工业大学 信息学部，北京 100124；2.全球能源互联网研究院，北京 102209)

功率半导体器件表面钝化技术综述

郭 勇1，吴 郁1，金 锐2，李 立2，李 彭1，刘晨静1

(1.北京工业大学 信息学部，北京 100124；2.全球能源互联网研究院，北京 102209)

表面钝化技术是半导体器件制造过程中的重要工艺环节，对器件的电学特性和可靠性有重要影响。文中侧重于功率器件领域，回顾了各种高压结终端所需的不同钝化工艺，包括平铺叠加的复合介质膜、有机聚合物覆盖、玻璃或有机聚合物填充等。综述了钝化工艺中所采用的各种钝化材料的性质和功能，给出了它们在功率器件结构中的典型数据，包括二氧化硅、磷硅玻璃、氮化硅、氮氧化硅、三氧化二铝、半绝缘多晶硅、聚酰亚胺(PI)、玻璃料等，并对新近用于钝化的苯并环丁烯、氢化无定形碳化硅和氢化无定形碳等材料进行了介绍和展望。

功率器件；钝化工艺；结终端结构；钝化材料

功率器件的表面钝化技术并非局限于前道工艺最后阶段被称为“生长钝化层”的那个工序。事实上，大多数情况下它开始于“一次氧化”，并且贯穿整个制程的始终。经钝化后的芯片会变得“迟钝”、“钝滞”，对环境氛围的干扰、刺激、污染、渗透和变化等几乎不作响应，其原有电性能可以基本保持不变，这正是期望的一种良好特性。

自从半导体器件问世以来，表面钝化问题一直是一个研究的重点。半导体器件对半导体表面及外界环境极为敏感，例如表面离子玷污、二氧化硅内的碱金属离子和固定电荷、界面态、辐照感应电荷等都会严重制约半导体器件的电学特性和可靠性。为提高器件的稳定性，早期在半导体器件表面涂抹适当材料作为保护剂，同时在管壳进行气密封时抽空或充入惰性气体。

自1959年阿拉塔提出热生长二氧化硅膜具有良好表面钝化效果以来，硅平面型器件开始普遍采用二氧化硅作为钝化膜，成为半导体器件表面钝化方面的首次重大突破。但是SiO2膜对水有很强的亲和力，且水汽和其他气体具对其有很高的渗透率，特别是它对碱金属离子(如Na离子)的阻挡能力很差，这就很容易导致SiO2/Si界面存在大量表面电荷，进而引起器件电学特性的改变，因此SiO2膜并不是完全理想的钝化膜[1]。为了弥补这种不足，1960年代中期开始，各种表面钝化新材料，如磷硅玻璃(Phosphorosilicate Glass, PSG)、硼磷硅玻璃(Boron-phosphorosilicate Glass, BPSG)、氮化硅(Si3N4)、氮氧化硅(SiOxNy)、三氧化二铝(Al2O3)等被陆续采用，为半导体器件表面钝化层提供了更多的选择。进入1980年代，随着各类高压功率器件的发展，聚酰亚胺(Polyimide, PI)、半绝缘多晶硅(Semi Insulating Polysilicon, SIPOS)、无定形氢化碳化硅(α-SiC:H)及苯并环丁烯(Benzocyclobutene, BCB)等材料又相继出现并被应用于高压结终端， 为功率器件和其他器件的发展注入了新活力。

1 功率器件钝化层类别和基本特性

功率器件表面钝化膜根据钝化功能和作用可分为两类：第一类是直接在半导体衬底上生长的钝化膜，其作用在于控制和稳定半导体表面的电学性质，固定正电荷，降低表面复合速度，使器件稳定工作；第二类通常生长在第一钝化层之上，或者金属电极上方，能够屏蔽、吸收、隔离杂质离子，保护第一类钝化层不受污染，从而进一步保证器件电学特性的稳定，同时还能提供机械保护作用，保证器件表面具有良好的力学性能。此外，根据功率器件表面钝化膜淀积时序和硬度的不同还可分成两类：硬钝化和软钝化。硬钝化一般是在金属化之前进行，所淀积材料的硬化需要高温过程。这些材料包括玻璃材料、氧化硅和多晶硅等。软钝化是在金属化之后进行，所用材料包括硅橡胶、树脂和聚酰亚胺等，它们的固化温度低于常见的金属化温度[2]。

表1 钝化膜应具备的基本特性

表1概括了钝化膜在物理性质、化学性质、机械性能、工艺要求等4方面应具备的基本特性。

2 功率器件的结终端结构及钝化工艺

各种功率器件的耐压等级和电流容量的跨度较大，应用需求千差万别，所以对其制程安排、封装样式和成本控制等方面的考虑也会相差很大，因而相应的器件结终端从结构、形貌到工艺过程也就不尽相同。因此，与之相匹配的不同钝化技术就应运而生，并且各具特色。表2总结了常见的不同结终端及所采用的典型钝化层结构。

表2 各类结终端及所采用的钝化层

2.1 延伸型终端的钝化工艺

延伸型终端结构通常采用平面工艺制作，最为传统的结构为场限环[3]、场板[4-5]或两者相结合，钝化工艺一般采用平铺叠加方式，可形成如Si-SiO2-PSG-Si3N4-PI、Si-SiO2-Si3N4-Al2O3等多种复合式钝化层。如图1所示的4层复合型钝化膜中，热生长SiO2层为所谓的第一钝化层，为器件提供了最初的保护，能与硅之间实现很好的粘附，并能降低与其他钝化层之间的界面应力，为后续各层钝化膜的淀积和功能实现提供了基础；淀积形成的中间层PSG和Si3N4分别具有吸收和隔离外部杂质离子的作用；最上面的PI层则能够为下方各钝化层乃至整个器件起到综合性保护作用。该类结构能使器件承受高电压并保持很低的漏电流[6]。

图1 一种典型延伸型结终端及其钝化层

图2 SIPOS阻性场板终端及其钝化[7]

如图2所示的阻性场板[7]结构，以及阻性场板与场环、场板、JTE[8-9]、VLD[10-11]等相结合的结构也属于延伸型终端，其最突出的特征，是将一层电阻率高的半绝缘材料，同时用作耐压实现层和钝化层。构成这类半绝缘层的常用材料是SIPOS，分为掺氧SIPOS和掺氮SIPOS(钝化效果类似Si3N4)两种。此外，近年来也开始尝试使用α-SiC:H。文献[12]表明，采用Si-SiO2-SIPOS-SiO2复合钝化结构，能有效控制漏电流，增加复合介电膜的击穿强度，显著提高器件可靠性。此外，利用SIPOS钝化的SJ-LDMOS(超结LDMOS)与N缓冲层SJ-LDMOS相比，其击穿电压可提高35%[13]。图3给出的阻性场板与场环相结合的例子，是一种1 700 V SPT-IGBT产品[14]，其复合钝化层为SiO2-半绝缘层-Si3N4-PI，它与常见SIPOS结构的不同之处在于，其半绝缘层落在金属层之上(通常在金属之下，如图2所示)，并与场环上的金属电极连通，能起到为各个场环按间距线性分配偏压的作用，构成所谓偏置场环而不是常见的浮空场环。该结构能降低击穿电压对环间距和界面电荷的敏感性，改善击穿特性，减小漏电流，进而提升器件的最高工作结温。

在半绝缘层材料进展方面，2006年，有利用α-SiC:H薄膜制备绝缘栅场效应晶体管的报道[15-16]，所制作的器件具有较高的开关比和有效迁移率、开关电流变化陡、在高温下工作性能稳定等优点。2011年，有人提出α-SiC:H用作半导体器件的半绝缘层，能够提高器件性能[17]。

图3 1 700 V软穿通IGBT[13]

2.2 斜角终端结构的钝化工艺

磨斜角的圆形器件所采用的是一种截断型终端。对于该类器件，经常用有机聚合物做钝化层，它由硅橡胶或PI构成。图4给出了一种晶闸管磨斜角结构及其钝化层，是在硅上直接覆盖薄层PI，外部再使用硅橡胶套牢，这种钝化方式有助于控制封装壳体内的电场分布，以避免局部电晕放电[18]。顺便指出，对于已经过磨角腐蚀或挖槽腐蚀的器件很多时候不宜再用热氧化法，因为前序工艺已经削弱了硅片，再用高温氧化有可能造成硅片破损。必要时，可以采用低温淀积氧化层来代替。

图4 磨斜角终端及其钝化[18]

2.3 腐蚀槽结构的钝化工艺

腐蚀槽结构也是一种截断型终端，分为湿法腐蚀形成的半圆形宽槽和干法刻蚀形成的垂直深槽两类，其槽内的钝化填充介质可采用玻璃料、淀积SiO2、BCB或其它低介电常数介质等。图5所示的湿法腐蚀形成半圆形腐蚀槽利用玻璃进行填充钝化，可以使击穿电压得到有效改善[19]。大功率晶闸管钝化常用铅铝硅盐酸玻璃和锌硼硅盐酸玻璃[20]，前者的热膨胀系数较低，适用于厚层；后者的温度稳定性高，而且在高场强下也较稳定，但其熔化温度要比铅基玻璃高一些。

图6所示为一种垂直深槽型超结MOSFET的结终端，它利用与有源区相同的干法刻蚀制成，填充的钝化介质为BCB，上方再覆盖以PI，器件击穿电压可达1 200 V[21]。另一则报道中，具有BCB填充深槽终端结构的二极管的击穿电压可达1 350 V，该结构允许非破坏性的雪崩击穿现象发生，且终端效率接近100%[22]。BCB可采用甩胶方式填充硅槽，工艺处理上较为方便。

图5 玻璃填充的腐蚀槽[19]

图6 BCB填充的垂直深槽终端结构[21]

3 钝化材料的性质及功能

上文涉及到了各种钝化材料，以下主要针对功率器件领域，再简单回顾和总结这些材料的性质、作用和机理，以及它们在功率器件结构中的典型参数。

3.1 二氧化硅(SiO2)

如前所述，SiO2是器件生产中常用也是最基本的钝化材料。热生长SiO2膜常用作第一钝化层，它与硅之间具有天然的附着力，对器件表面应力最小。在功率器件领域，其厚度通常在1 μm以上。热氧化之前硅片的清洗工序对获得良好击穿特性甚为关键。

同时，淀积生长的SiO2也经常用作非第一钝化层，用以保护芯片表面，并提高复合介电膜的击穿强度。功率器件中，其厚度为几百纳米至1 μm以上。

3.2 磷硅玻璃(PSG)

磷硅玻璃是磷硅酸盐玻璃(P2O5·SiO2)的简称，具有吸收可动离子的作用，同时能够在较低的温度下回流，使台阶覆盖趋于平坦化。功率器件结构中，其厚度一般为500～1 500 nm。工艺中有时会加入硼构成硼磷硅玻璃(BPSG)，以获得更低的回流温度。

对于SiO2-PSG结构，Na+离子在PSG中的溶解度比在SiO2层中高3个数量级，在SiO2之上生长PSG过程中，SiO2中的大部分Na+就被吸收到PSG层中而远离Si-SiO2界面，从而降低了SiO2中的可动离子电荷，大幅增强器件的稳定性。适当增加磷的浓度还能够降低膜的针孔密度，防止微裂，平缓光刻台阶。作为高压器件钝化层时，PSG也有以下不足：高温时，被捕获的钠离子容易被释放出来；随着磷浓度的增高，磷硅玻璃中的五氧化二磷会出现极化现象，从而会引起硅表面电势的不稳定性；含磷浓度高的磷硅玻璃具有吸潮性[23]。

3.3 氮化硅(Si3N4)

Si3N4膜是惰性介质，化学稳定性好，有高电阻率、耐高温、抗热冲击的能力，且结构致密，硬度大、疏水性好，针孔密度低，气体和水汽难以通透。Si3N4不仅并能够掩蔽B、P、As的扩散，还能掩蔽Ga、Zn、O2、In等杂质的扩散，遏制了造成器件不稳定的主要根源。

Si-Si3N4结构在室温下不稳定，呈现出比较高的表面态(即>1012cm-2)，因此电子或空穴依靠隧道效应或热发射过程可以比较容易地穿过Si-Si3N4界面[24]。因此，Si3N4通常不用作第一钝化层。常用SiO2-Si3N4结构中，Si3N4表现为张应力，而SiO2表现为压应力，两者结合可以改善界面应力使其降到最低。研究表明，在高压功率器件中要获得良好的SiO2-Si3N4系统钝化层，SiO2厚度应在10～100 nm之间，Si3N4厚度最好在150～300 nm之间(台阶高度超过300 nm时Si3N4膜常会产生龟裂)。为将漏电流降到最低，SiO2的淀积温度必须在650 ℃下，Si3N4的淀积温度必须低于750 ℃[25]。

3.4 氮氧化硅(SiOxNy)

SiOxNy薄膜的性能介于Si3N4和SiO2之间，兼具两者的优点。它能够抵抗湿气和钠离子的通过，具有良好的热稳定性和界面应力；同时，薄膜中的N积累在硅界面处，减少了拉伸的Si-O键的浓度，可有效抑制热载流子的产生。因而该薄膜在电学、机械和化学特性方面都具有优势。但是，器件表面的金属电极层的热膨胀系数要远高于氮氧化硅层，因此，如果将氮氧化硅覆盖在金属层之上作为钝化物，则在高温环境中，这种膨胀系数差异会导致层间应力过大，严重时钝化层会出现开裂使漏电流增大，最终可能导致器件失效。

3.5 三氧化二铝(Al2O3)

Al2O3具备很突出的优点，比如密度大，对Na+离子的阻挡能力强(Na+很难穿过50 nm以上的Al2O3膜)，抗辐射性能好，这与Al2O3的特殊缺陷结构有关。此外，Al2O3淀积温度低，可在550 ℃以下的温度生成，因此可以在铝互连线上淀积。

另一方面，Al2O3膜不像PSG那样具有对Na+的吸收作用，因此在生长Al2O3之前若有Na+进入SiO2中，仍将造成器件特性的不稳定。目前工艺还不能用Al2O3取代SiO2，因为在硅上直接淀积Al2O3膜会导致Si界面态密度的增加和滞后现象。由于Al2O3膜结构比较密集，不能用通常的光刻技术进行光刻。因此，现阶段Al2O3膜的应用并不广泛，主要集中在对抗辐射要求苛刻器件中。

3.6 聚酰亚胺(PI)和苯并环丁烯(BCB)

PI材料是一种酰亚胺和环状芳香脂的聚合物，具有抗氧化能力、耐辐射、耐高温。同时，它不溶于有机溶剂，耐腐蚀，耐水解，化学稳定性好。在很大的频率和温度范围内，PI的性能稳定[26]。它兼具芯片钝化膜和应力缓冲膜的功能，能应用到大多数不同的终端结构中。PI膜在芯片封装前，覆盖于芯片最外层，作为芯片的钝化膜可有效防止芯片内部的化学腐蚀和提高芯片抗潮湿能力，其高体电阻率、低介电常数和高临界场强可以有效阻地阻滞电子迁移，降低器件漏电流。此外，PI由于其优异的机械性能，可有效降低器件封装中由塑封料和引线框架与硅片之间热膨胀系数不同导致的热应力，有效保护芯片安全。根据不同结构对光的敏感程度不同，PI又可以分为非光敏PI和光敏PI。前者的光刻工艺较复杂，一定程度增加了钝化工艺的难度、可靠性和制造成本[27]。而后者本身对光敏感，因此可作为负性光刻胶使用，从而省去涂胶和去胶的步骤，简化光刻流程。制成的光敏PI膜分辨率可达亚微米级，厚度最高可达几十微米，特别适用于2 kV以上的高压功率器件最外层的钝化，能有效防止芯片表面的电晕放电。

1990年代以来，另外一种有机聚合物，苯并环丁烯(BCB)，开始被尝试用作芯片硅槽的填充和钝化材料。这种材料具有高体电阻率、高临界场强和低介电常数(分别为1×1019Ω·cm,5.3 MV·cm-1和2.65[28])，被认为是继PI之后的新一代硅基介质材料[29-30]。BCB树脂方便甩胶填槽，具有较宽的固化范围，其固化时间可在200 ℃下的数小时到300 ℃下的数秒钟之间进行选择和调整。此外，BCB树脂具有极佳的粘附性、抗湿性和热稳定性，薄膜的收缩率小、稳定性好，使其在钝化腐蚀槽方面具有良好的应用前景，并且其应用有可能在其他方面得到扩展。

3.7 玻璃料

对于小电流、击穿电压低于千伏的台面型晶闸管，使用玻璃钝化是相当普遍的。玻璃料通常是一种由粘合剂(例如异丙酮)和精细玻璃粉末构成的悬浮液。钝化工艺中，先通过涂抹或淀积将这种敷料覆盖于器件表面并填充腐蚀槽，粘合剂在低于玻璃熔点的温度上被烧掉，然后再把温度升高到玻璃熔点以上，玻璃颗粒就会熔化在一起，形成有效填充物和钝化物。玻璃熔化的典型温度在650～900 ℃之间，具体值与玻璃的材料成分有关。此外，向玻璃中加入Ta2O5能够改善结构的稳定性，而添加Sb2O3则可以提高介电击穿强度，后者实现超过1 000 V的击穿电压。

3.8 半绝缘多晶硅(SIPOS)

SIPOS的突出特点是能有效屏蔽外加电场的作用，且不存在热载流子的存储效应，不会发生击穿蠕变和漂移等问题，保证器件的电学稳定性和可靠性。在清洁的硅表面直接生长SIPOS层，能够从根本上消除原来SiO2层中大量存在的固定电荷、可动电荷对器件的影响。SIPOS层用低压化学气相淀积工艺生长，分为掺氧膜和掺氮膜两种。掺氧SIPOS材料在电性能上属中性，电阻率很高，典型的变化范围在1017～1011Ω·cm之间。掺杂时要注意控制氧含量，若氧含量偏低，膜的性质趋向于多晶硅，与硅衬底间的界面态大幅增加，会导致较大的由界面态产生电流构成的漏电流；而氧含量偏高，膜的性质趋向于SiO2，会产生载流子贮存效应，严重的会出现击穿电压漂移。根据实测，使器件具有良好特性的掺氧量应控制在15%～35%之间[31]。掺氮SIPOS层性质类似于氮化硅，一般覆盖在掺氧SIPOS层上方，用来保护下方的掺氧SIPOS层免受离子污染。

用SIPOS直接钝化的PN结，所施加的瞬态电压容易诱导漏电流[32]。为解决这一问题，有研究者建议采用Si-SiO2-SIPOS结构来解决这个问题。试验发现，这种结构的漏电流比普通SIPOS结构要低。同时还发现用淀积磷硅玻璃的办法对SIPOS层下面的热氧化层进行吸杂，可使漏电情况得到进一步改善。这种改进归功于采用了洁净的热生长氧化层作为第一钝化层，使硅表面漏电流减小。利用SIPOS钝化技术制造的功率双极晶体管击穿电压可达10kV。

3.9 氢化无定形碳化硅和氢化无定形碳

对于5～10 kV之间的高压器件钝化，由于衬底掺杂低，在某些应用中采用了α-C:H[33]。α-C:H的物理和化学性质具有类似金刚石的特点，它一个有益的特性，能在禁带中感应镜像电荷，有补偿干扰电荷的能力，甚至能够降低表面的电场峰值。在密封外壳内，α-C:H层稳定。

类似地，α-SiC:H在半导体器件表面钝化膜方面也有着广阔的应用前景。α-SiC:H薄膜通常利用等离子体增强化学气相淀积法生长，通过SiH4和CH4的一系列化学和等离子体反应，在样品表面形成固态薄膜。该方法与硅平面工艺兼容，可大面积制备。薄膜的均匀性较好，且具有良好的光学、热学、力学和电学性质。α-SiC:H薄膜的缺点是与Si衬底的晶格失配，造成缺陷密度较大，且晶格结构无序含氢会在一定程度上导致器件不稳定，不宜用作第一钝化层。

此外，比如三碳碳化硅(3C-SiC)，类金刚石(DLC)等材料的应用将会对功率器件表面钝化工艺提供新思路。

4 结束语

表面钝化工艺是功率半导体器件制造过程中的重要组成部分，钝化材料的性质和功能对器件工作的稳定性、可靠性的实现及改善具有重要作用。近年来，随着高压器件的发展，又有多种新材料被尝试用于钝化，这将对功率器件的发展注入新的活力。

[1] 梁鹿亭.半导体表面钝化技术[M].北京:科学出版社,1979.

[2] 庞银锁.晶闸管的设计与制造[M].北京:中国铁道出版社,1992.

[3] Kosier S L,Wei A,Shibib M A,et al.Combination field plate/field ring termination structures for integrated power devices[C].Monterey,USA: Proceedings of the 5th International Symposium on Power Semiconductor Devices and ICs,1993.

[4] 吴正元,张硕,董晓敏.高压VDMOS场板终端技术的研究[J].华中科技大学学报,1999,27(4):43-45.

[5] Tarplee M C,Madangarli V P,Zhang Q,et al.Design rules for field plate edge termination in SiC Schottky diodes[J].IEEE Transactions on Electron Devices,2001,48(12):2659-2664.

[6] 李立,刘江,吴迪.高压IGBT表面钝化技术的研究进展[J].电子工艺技术,2016,37(2):67-70.

[7] Murray A F J,Lane W A.Optimization of interconnection-induced breakdown-Voltage in junction isolated IC’s using biased polysilicon field plates[J].IEEE Transactions on Electron Devices,1997,44(1):185-189.

[8] Niwa H,Feng G,Suda J,et al.Breakdown characteristics of 20 kV-class 4H-SiC PIN diodes with improved junction termination structures[C].Bruges, Belgium:24th International Symposium on Power Semiconductor Devices and ICs,2012.

[9] Huaping J,Bo Z,Wanjun C,et al.A simple method to design the single-mask multi-zone junction termination extension for high-voltage IGBT[C].Bruges,Belgium:24th International Symposium on Power Semiconductor Devices and ICs,2012.

[10] Chen X B,Zhang B,Li Z J.Theory of optimum design of reverse-biased P-N-junctions using resistive field plates and variation lateral doping[J].Solid State Electronics,1992,35(9):1365-1370.

[11] 吴立成,吴郁.改善高压FRD结终端电流丝化的新结构[J].电子科技,2013,26(10):98-100,104.

[12] Mimura A,Hayashi M.High-voltage planar structure using SiO2-SIPOS-SiO2film[J].IEEE Electron Device Letters,1985,6(4):189-191.

[13] 曹震,段宝兴.具有半绝缘多晶硅完全三维超结横向功率器件[J].物理学报,2015,64(18):425-431.

[14] Corvasce C,Kopta A,吴立成,等.具有高温工作能力的1700V SPT+IGBT和二极管芯片组[J].电力电子,2011,9(5):43-47.

[15] Garcia B,Estrada M,Albertin K F,et al.Amorphous and excimer laser annealed SiC films for TFT fabrication[J].Solid State Electronics,2006,50(2):241-247.

[16] Estrada M,Cerdeira A,Resendiz L,et al.Amorphous silicon carbide TFTs[J].Solid State Electronics,2006,50(3):460-467.

[17] Schmidt,Gerhard.Semiconductor device and method for the production of a semiconductor device: US 7951676[P].2011-05-31.

[18] Asea Brown Boveri Ltd. Semiconductor AG.PCT data handbook[M].Switzerland:Zurich Switzerland,2005.

[19] Paul D Taylor.Thyristor design and realization[M].London:Marconi Electronic Device Ltd,1987.

[20] Flowers D L,Hughes H G.Characterization of fused glass passivation with selected diode structure[J].Journal of the Electrochemical Society,1982,129(1):154-160.

[21] Mahfoz-Kotb H,Theolier L,Morancho F,et al. Feasibility study of a junction termination using deep trench isolation technique for the realization of DT-SJMOSFETs[C].Orlando,FL,USA:Proceedings of the 20th International Symposium on Power Semiconductor Devices and IC’s,2008.

[22] Noblecourt S,Morancho F,Isoird K,et al.An improved junction termination design using deep trenches for superjunction power devices[C].Torun, Poland:22th International Conference Mixed Design of Integrated Circuits & Systems,2015.

[23] 王君平,李亚南,张聪.磷硅玻璃钝化工艺的探讨[J].科技信息,2009(3):26-26.

[24] Chu T L,Szedon J R.Preparation and C-V characteristics of Si-Si3N4and Si-SiO2-Si3N4structures[J].Solid State Electronics,1967,10(9):897-905.

[25] Gruber,Verderber R.The effects of film thickness and deposition temperature on Si/Si3N4passivated high votage mesa diodes[C].Losangeles:The Electro-chemical Society Los Angeles,1970.

[26] 俞乃霖.聚酰亚胺光刻工艺研究和改进[D].上海:上海交通大学,2013.

[27] 李立,刘江,吴迪,等.高压IGBT表面钝化技术的研究进展[J].电子工艺技术,2016,37(2):67-70.

[28] 张彦飞,吴郁.硅材料功率半导体器件结终端技术的新发展[J].电子器件,2009,32(3):538-846.

[29] Shimoto T,Matsui K,Kimura M,et al.High density multilayer substrate using benzocyclobutene dielectric[C].Yokohama,Japan:Process 7th International Microelectronic Conference,1992.

[30] Shimoto T,Matsui K,Utsumi K.Cu/photosensitive -BCB thin-film multilayer technology for high-performance multichip module[J].International Conference on Multichip Modules,1994(2256):115-120.

[31] Matsushita T,Aoki T,Otsu T,et al.Semi-Insulating Polycrystalline-Silicon (SIPOS) passivation technology[J].Japanese Journal of Applied Physics,2014, 15(S1):35-38.

[32] Yahata A,Atsuta M.Transient voltage-induced leakage current in power diode with semi-insulating polycrystalline silicon resistive field plate[J].Japanese Journal of Applied Physics,1996,35(35):2595-2598.

[33] Josef Lutz,Heinrich Schlangenotto,Scheuermam U,et al.Semiconductor power device: physics, characteristics, reliability[M].Berlin:Springer-Verlag Berlin Heidelberg,2011.

Review of Surface Passivation Process for Power Semiconductor Devices

GUO Yong1,WU Yu1,JIN Rui2,LI Li2,LI Peng1,LIU Chenjing1

(1. Faculty of Information Engineering,Beijing University of Technology,Beijing 100124,China;2. Global Energy Interconnection Research Institute,Beijing 102209,China)

Surface passivation technology plays a key role in the production process of semiconductor devices, which has important influence on the electrical characteristics and reliability of the devices. Focusing on the field of power devices, this paper reviews the various passivation processes required for different high-voltage junction termination, including multi-layer dielectric films, organic polymer coatings,glass or organic polymer refilling.The properties and functions of various passivation materials employed in these passivation processes are also reviewed, and their typical data in the structures of power devices are given, including SiO2, PSG, Si3N4,SiOxNy,Al2O3,SIPOS,PI,glass frit,etc.Finally,materials such as BCB,α-SiC:H,α-C:H,which was newly introduced into the passivation process, and their application prospect are discussed.

power semiconductor devices;passivation technology;edge termination structure;passivation material

2017- 09- 04

国家电网公司科技项目(SGRI-WD-71-15-005)

郭勇(1992-)，男，硕士研究生。研究方向：功率半导体器件与功率集成电路。吴郁(1970-)，男，副研究员。研究方向：功率半导体器件与功率集成电路。

10.16180/j.cnki.issn1007-7820.2017.12.034

TN323.4

A

1007-7820(2017)12-130-06