链式拓扑结构RS422总线的失效性分析

樊彦恩 段玲琳 李化雷

(1.中国电子科技集团第三十八研究所 合肥 230088 2.孔径阵列与空间探测安徽省重点实验室 合肥 230088)

链式拓扑结构RS422总线的失效性分析

樊彦恩1,2段玲琳1,2李化雷1,2

(1.中国电子科技集团第三十八研究所 合肥 230088 2.孔径阵列与空间探测安徽省重点实验室 合肥 230088)

从理论方面给出了链式拓扑结构RS422总线接口电路总负载阻抗计算方法；从试验方面测试分析了当某接收端短路失效时，驱动芯片和其他接收端的通信质量。试验证明，只要保证总负载阻抗RL不小于90欧姆，某接收端短路失效并不会影响驱动芯片和其他接收端的正常通信，试验结果与理论分析一致。

RS422总线；负载阻抗；失效性分析；链式拓扑结构

0 引言

随着航天技术的快速发展，越来越多复杂电子设备在星载系统上应用，总线通信技术的应用使得众多电子系统之间交互通信成为可能。目前串行总线通信在星载电子设备中的应用非常普遍，其中的平衡通信接口RS422采用全双工通信模式，传输速率高达10Mbit/s，传输距离长达2000m；RS422具有抗共模干扰能力强、驱动能力强、信号容差性好等诸多优点[1]，已广泛应用于航天系统、自动化控制和仪器仪表等领域。根据美国电子工业协会(EIA)制定的RS422标准，其经典拓扑网络为链式结构，并且允许在一条平衡总线上连接多至10个接收器[2]。接收器的数量越多，对通信的可靠性要求就会越高。因此进行链式拓扑结构RS422总线的失效性分析对保证星载电子设备在诸多特殊环境中满足极高的可靠性和消除故障隐患可能带来的重大的经济损失有着深远的意义。

航天产品研制过程中使用了大量可靠性设计、分析技术以有效保证其可靠性。我们广为熟悉的故障模式影响分析(Failure Mode Effect Analysis, FMEA)已经作为一项必做的可靠性设计方法。它对各种可能的风险进行评价、分析，以便在现有技术的基础上消除这些风险或将这些风险较小到可接受的水平。本文就链式拓扑结构RS422总线在应用中可能存在的某接收端短路对总线通信的影响给出了相关的理论支撑以及试验结果分析。

1 RS422总线接口电路总负载阻抗

1.1 平行终端匹配电阻

终端匹配的作用是对传输线进行阻抗匹配。如果阻抗不匹配，传输信号就不能被负载完全吸收，一部分信号就会反射回传输线，形成振铃甚至导致误码。根据不同的应用场合，可以选择平行终端匹配和AC耦合终端匹配[2]。在本文中，如没有特殊说明，终端匹配方式均为平行终端匹配。

a)平行终端匹配电阻的位置

对于一个驱动芯片驱动一个接收端，平行终端匹配电阻RT需要加在接收端的A’与 B’两端，如图1所示。

对于一个驱动芯片驱动多达10个接收端时，平行终端匹配电阻RT要接在最后一个接收端的A’与B’之间如图2所示。

b)平行终端匹配电阻的阻值

根据RS422标准(TIA-EIA-422-B)，总线驱动芯片的总负载阻抗不能小于90欧姆[2]，平行终端匹配电阻的阻值在90到150欧姆之间，否则就会影响驱动芯片和接收端的正常通信。理想的阻值应该和传输线的特征阻抗相匹配(一般为120Ωm，可以咨询传输线生产厂商)。

1.2 RS422总线接口电路总负载阻抗计算

根据RS422标准，其经典拓扑网络为链式结

构，并且允许在一条平衡总线上连接多至10个接收器，如图3所示。

整个RS422接口电路总负载阻抗RL包括N个接收端差分输入阻抗Ri和终端匹配电阻RT[3]。其中N个接收端差分输入阻抗并联后得到Rp：

(1)

最后再和终端匹配电阻RT相并联，这样整个RS422接口电路总负载阻抗为RL：

(2)

其中，RL不能小于90欧姆。

2 试验结果及分析

2.1 试验条件

根据上面的理论分析，当链式拓扑结构RS422总线中的某支路短路失效时，只要总负载阻抗RL不小于90Ωm，驱动芯片和其他接收端的通信并不会受到影响。为了从试验角度进一步验证理论分析结果，设计了专门的试验电路进行实际测试。使用到的元器件和材料参数如下：

a)驱动芯片：型号JSR26C31D，高电平输出阻抗约为9Ω，低电平输出阻抗约为7Ω[4]，试验中取平均值8Ω进行计算。

b)接收芯片：型号JSR26C32D，输入阻抗在4～20kΩ之间[5]，试验中取10kΩ计算。

c)传输线：AWG26双绞线，差分阻抗和单端阻抗均约为120Ω。

d)平行终端匹配电阻RT=120Ω。

e)一个驱动芯片驱动6个接收端。

f)接收芯片差分输入端串联了故障电阻R0=1kΩ，计算负载阻抗时需要考虑进去。

2.2 试验结果及分析

本试验中，链式拓扑结构RS422总线含有一个驱动芯片和6个接收端。根据公式(1)、(2)，当某一接收端差分输入信号A’与B’(或A”与B”)之间短路后，如图4、图6所示，接口电路A、B两端总负载阻抗RL=113Ω，大于TIA-EIA-422-B标准要求的总负载极限值90Ω。因此理论上分析，当某一接收端差分输入信号短路后，不会影响其余驱动芯片和其余五个接收端的正常通信。为了能够覆盖接收端短路的随机性，使得试验更加严谨，分别做了近端接收端和远端接收端短路的试验。

2.2.1 近端接收端短路失效

近端接收端短路失效后的等效电路原理图如图4所示。

近端接收端短路前后，采用示波器差分探头在左数第三个接收端实测的信号眼图如图5所示。从图中可以看出，信号眼图在短路前后基本没有任何变化。

远端接收端短路失效远端接收端短路失效后的等效电路原理图如图6所示。

远端接收端短路前后，采用示波器差分探头在左数第三个接收端实测的信号眼图如图7所示。从图中可以看出，信号眼图在短路前后基本没有任何变化。

3 结束语

综合以上理论分析和试验数据，说明只要合理选择平行终端匹配电阻，使得链式拓朴结构RS422总线的总负载阻抗不小于极限值90Ω，在近端接收端或远端接收端短路失效时，均不会影响驱动芯片和其他接收端的正常通信。试验结果和理论分析相符。

[1] 段晓超，段玲琳，李化雷. 星型拓扑RS422信号传输特性研究[J].雷达科学与技术，2016，14(1)：91-94.

[2] Electrical characteristics of balanced voltage digital interface circuits [R].U.S.A: Telecommunications Industry Association,1994:5～16.

[3] RS-422 and RS-485 Application Note[R]. Ottawa: Bamp;B electronics Mfg.Co.Inc,1997: 13～19.

[4] JSR26C31D四路差分驱动器技术说明书[X].无锡：中国电子科技集团公司第五十八研究所，2013: 5-6.

[5] JSR26C32D四路差分驱动器技术说明书[X].无锡：中国电子科技集团公司第五十八研究所，2013: 5.

FailureAnalysisofRS422BuswithChain-typeTopology

Fan Yan en1,2, Duan Linglin1,2, Li Hualei1,2

(1. The No. 38 Research Institute of CETC, Hefei 230088; 2. Key Laboratory of Aperture Array and Space Application, Hefei 230088)

Calculating method of total resistance of RS422 bus with chain-type topology is present theoretically. Based on experiment, communication quality between drive chip and other receiving ends in case of any one receiving end is failed due to short-circuit is analyzed. The experimental result shows that, if total load impedance RL not less than 90 can be guaranteed, then communication quality between drive chip and other receiving ends will not be affected in case of one end is failed due to short-circuit, i.e. experimental result is coincident with theoretical analyzing.

RS422 bus; load impedance; failure analysis; chain-type topology

2017-04-11

樊彦恩(1985-)，女，硕士研究生。研究方向为综合电子设计技术。

TN919.3

A

1008-8652(2017)03-043-04