一种基于CameraLink的数字图像处理系统

高 媛， 商远波

(上海无线电设备研究所， 上海 200090)

一种基于CameraLink的数字图像处理系统

高 媛， 商远波

(上海无线电设备研究所， 上海 200090)

针对高帧频相机输出的图像数据量大的特点，设计并实现了一种基于CameraLink的高速实时数字图像处理系统。文中介绍了系统的设计思路、工作原理和硬件结构,并详细描述了该系统的CameraLink标准图像输入及控制接口模块、FPGA图像采集和控制模块、DSP图像处理模块和CameraLink标准图像输出及控制接口模块的硬件构成。该系统能够实现对CameraLink协议输出信号的快速图像处理和视频显示的功能。

图像采集； 图像处理； 控制模块

0 引言

目前，数字成像探测设备已广泛应用到航空、航天和军事等领域。随着数字相机的分辨率和帧频的不断提高，使得相机和图像采集卡之间的通信速率变的异常重要，相应地对成像电路的数据传输系统也提出了更高的要求。随着接口传输标准的不断发展，CameraLink技术以其固有的低电压、低功耗和有利于高速传输等特点，正逐渐成为宽带高速成像系统设计的首选接口标准。

本文考虑到可见光探测设备工程研制实际要求，设计了一种以FPGA+DSP为核心处理模块基于CameraLink协议的高速实时图像数据采集与处理系统。其中，FPGA模块主要完成图像的采集和数据二值法、直方图统计等预处理；DSP模块主要完成对接收到FPGA预处理后的图像进行图像识别、目标形心提取、跟踪等处理。

1 CameraLink标准的接口简介

CameraLink是一种基于视频应用发展而来的接口技术，它解决了视频数据输出和采集之间的速度匹配问题，是由国家半导体试验室 (NI，National Instruments)于2000年推出的一种通信接口。CameraLink标准在ChannelLink标准的基础上又多加了6对差分信号线，4对用于并行传输相机控制信号，其它2对用于相机和数字图像处理系统(或其它图像接收处理设备)之间的串行通信。CameraLink标准中，相机信号分为四种：电源信号、视频数据信号(ChannelLink标准)、相机控制信号、串行通信信号。

其中，视频数据信号部分是CameraLink的核心，该部分其实就是ChannelLink协议，ChannelLink原理图，如图1所示。

图1中,主要包括5对差分信号，即X0-/X0+、X1-/X1+、X2-/X2+、X3-/X3+、Xclk-/Xclk+。视频部分发送端将28位的数据信号和1个时钟信号，按7:1的比例将数据转换成5对差分信号。接收端使用ChannelLink芯片(如ChannelLink转TTL/CMOS的芯片DS90CR288)将5对差分信号转换成28位的数据信号和1个时钟信号，其数据传输速率可达2.38 Gbit/s。28位的数据信号包括4位视频控制信号和24位图像数据信号[1]。

2 硬件组成

数字图像处理机的硬件组成框图如图2所示，分别为CameraLink图像输入及控制接口模块、FPGA图像采集和控制模块、DSP图像处理模块和CameraLink图像输出及控制接口模块。可见光成像探测系统工作流程：相机输出的信号经过CameraLink电缆传输到板上的MDR26接插件，由CameraLink图像输入及控制接口模块将LVDS信号转换成并行的TTL/CMOS信号送入FPGA模块，实现数据的短时存储和预处理。经过FPGA预处理的图像数据，分2路进行传输，1路通过CameraLink图像输出及控制接口模块，经过SDR26接插件送到CameraLink图像采集卡采集并显示出来；另1路送到DSP模块，进行目标信息提取处理[2]。

3 关键模块设计

3.1 CameraLink图像输入及控制接口模块

CameraLink图像输入及控制接口模块硬件组成框图，如图3所示。ChannelLink原理传输的4路数据LVDS信号和1路时钟LVDS信号，通过LVDS线路接收器DS90CR288将其转换成并行的TTL/CMOS信号，送入FPGA的双端口RAM中，实现数据的短时存储。CameraLink接口相机的4路LVDS控制信号，分别是CC1、CC2、CC3和CC4，通过DS90LV031将其转换为TTL信号送给FPGA。本方案通过CC1对相机的工作模式进行控制，使其工作在外触发模式，便于将辅助数据加载在每帧图像数据的第0行中。CameraLink串行通信部分的2对差分信号SerTFG和SerTC，通过DS90LV019芯片完成差分对信号和TTL信号之间的转换[3]。

3.2 FPGA图像采集和控制模块

FPGA图像采集和控制模块主要完成图像数据预处理、相机工作参数设置、原始图像数据输出和系统工作时序控制等。其中，图像数据预处理流程图如图4所示，主要包括图像数据拆分缓存、图像数据二值化、直方图统计和预处理后的数据缓存[4]。

该模块使用的是Xilinx公司的Virtex5系列XC5VSX95T，除了先进的高性能逻辑架构，Virtex-5 FPGA还包含多种硬IP系统级模块，包括强大的36 Kb Block RAM/FIFO、第二代25x18DSP Slice、带有内置数控阻抗的SelectIO技术、ChipSync源同步接口模块、系统监视器功能、带有集成DCM(数字时钟管理器)和锁相环(PLL)时钟发生器的增强型时钟管理模块以及高级配置选项。Virtex-5 SXT为具有高级串行连接功能的高性能信号处理应用的子系列，可满足系统逻辑连接要求。

3.3 DSP图像处理模块

DSP图像处理模块流程图如图5所示，主要包括FPGA预处理图像数据采集、数据预处理、目标检测、目标形心提取、输出测量信息到FPGA等功能。数据预处理主要包括图像分割、匹配等高层图像处理算法[5]。

方案选用TI公司的TMS320C6455定点DSP芯片。该芯片拥有8个独立的功能单元，其中有2个16位乘法器和6个算术逻辑单元，其最大峰值速度9 600 MIPS，最高主频高达1.2 GHz。它有16 Mbit片内集成大容量SRAM，拥有64位高性能外部存储器接口，可与多种同步或异步存储器直接相连，可接入大容量的SDRAM存储器，EMIFA的四个CE空间能接入高达1 G字节；TMS320C6455拥有2个多通道缓冲串口(McBSP，最高速率达75 Mbit/s)，64个EDMA通道以及HPI、GPIO等可灵活使用的资源。因此,可以很好地满足图像处理算法的复杂性、实时性和灵活性要求。

3.4 CameraLink图像输出及控制接口模块

CameraLink图像输出及控制接口模块硬件组成框图，如图6所示。FPGA输出的图像数据和时钟信号，通过线路驱动器DS90CR287将其转换成串行的LVDS信号，送到图像采集卡，通过实时图像显示测试设备显示。测试设备输出4路LVDS相机控制信号，数字图像处理系统通过DS90LV032将其转换为TTL信号送给FPGA。CameraLink串行通信部分的2对差分信号，通过DS90LV019芯片完成差分对信号和TTL信号之间的转换。

4 结论

本文阐述了CameraLink协议的原理及特点，提出了一种基于CameraLink标准的高速实时数字图像处理系统的设计与实现方法，基于模

块化设计思想，采用FPGA完成图像的采集和预处理，采用DSP完成复杂图像的目标识别算法，实现目标检测和实时跟踪。通过实验验证，在完成上述功能的基础上，系统实时数据运算处理能力达到50帧/秒，每帧图像数据规模为1024×1024×8bits。此外，该系统可替代基于计算机的高速实时图像采集处理系统，实现了实时性高、处理数据量大、体积小、成本低的目的。整个硬件电路设计结构简单，性能可靠，软件控制灵活，成本较低，效果良好稳定，具有广阔的应用前景。

[1] 陈伟,宋燕星.基于LVDS技术的高速数字图像传输系统[J]. 电子测量技术， 2008， (11)： 271，371，471.

[2] 李雁斌，张敏.星载微波跟瞄雷达系统设计特点[J]. 制导与引信， 2013， 34(4)： 39-45.

[3] 沈鸽，王美娇，嵇晓强. 基于CameraLink的视频图像采集与传输系统[J]. 微计算机信息， 2011, 27(8)： 99-100.

[4] 邵姚定， 何立萍. 导引头信号和图像处理技术研究[J]. 制导与引信， 1998， 19(1)： 33-41.

[5] 黄勇，程晓瞳，雷威. 用于小行星探测的多光谱图像处理技术[J]. 制导与引信， 2013， 34(4)： 28-32.

A Digital Image Processing System Based on CameraLink

GAOYuan,SHANGYuan-bo

(Shanghai Radio Equipment Research Institute, Shanghai 200090, China)

Aiming at characteristic of mass data of image out from high-frame camera,a high-speed real-time image acquisition and processing system based on CameraLink is designed and implemented. The design thinking, functionality,hardware architecture of the system are described in detail, and the CameraLink image input and control interface module,FPGA image data acquisition and control module,image processing module with a DSP as its core,CameraLink image output and control interface module are described. This system can implemente fast image processing based on CameraLink and video display function.

image acquisition； image processing; control module

1671-0576(2017)01-0029-04

2016-01-05

高媛(1980-)，女，高级工程师，硕士，主要从事星载微波、光学探测雷达总体技术研究。

TN957.52

A