基于PE3236芯片的锁相环频率合成电路研究

孙家星，杜起飞，孙越强，刘 成

（1.中国科学院大学 北京100049；2.中国科学院 国家空间科学中心，北京100190）

基于PE3236芯片的锁相环频率合成电路研究

孙家星1，杜起飞2，孙越强2，刘 成2

（1.中国科学院大学 北京100049；2.中国科学院 国家空间科学中心，北京100190）

本文提出了一种应用于L波段的锁相频率合成电路的设计方案。给出了基于PE3236芯片的锁相环电路设计方案。通过仿真验证和实验结果重点论述锁相环环路带宽与环路输出相位噪声和环路捕获时间之间的关系。实验结果表明，该方案可以被应用于导航接收机射频前端，该频率合成器电路性能稳定，满足实际应用需求。

锁相环；频率合成器；环路带宽；相位噪声；捕获时间

在通信系统中[1]，产生可变的本振频率的方法有倍频、直接数字频率合成和锁相环技术。其中，倍频方法杂散较大，谐波难以抑制。直接数字频率合成器件工作频率较低且功耗较大，而锁相环技术具有结构简单、输出频率频谱纯度高和频率范围宽等优点，广泛应用于通信、雷达、宇宙航行和遥控遥测等技术领域，是现阶段主流的频率合成技术。而采用锁相环技术的频率合成电路主要技术指标[2]是环路输出相位噪声和环路捕获时间，它直接影响到整个通信系统的性能。因此本文设计了应用于L波段的锁相频率合成电路，通过前期的仿真分析和电路实测结果，验证了环路带宽对环路输出相位噪声和环路捕获时间的关系。

1 设计方案

1.1 设计性能指标

根据设计需要，锁相环的性能在指标要求是：

1）频率：1～2 GHz。2）功率：12±1 dBm。

3）单边带相位噪声：≤-70dBc@100Hz。

4）捕获时间：≤10 ms。

1.2 方案设计

根据指标设计需求，同时该设计对电路的体积和功耗有较高的要求。选用方案是由具有鉴相和分频功能的PE3236芯片，同时外接有源二阶低通滤波器[3]，选用符合L波段的VCO模块。这样可以使锁相环的输出频率具有较低的相位噪声，同时可以很方便调节有源二阶低通滤波器参数，方便环路带宽[4]的选择。方案图如图1所示。

当锁相环锁定时，锁相环环路带宽为：

系统阻尼系数为：

图1 方案框图

式中：Kd为鉴相灵敏度；Kv为压控振荡器灵敏度；N为分频比；R1、R2、C1、C2分别为环路滤波器参数值。ε为系统阻尼系数。

采用有源二阶环路低通滤波器[5]，可以使截止频率不随负载而变化，同时稳定性相比于无源低通滤波器更好，二阶环路低通滤波器相位裕度最好，并且稳定性高。同时考虑到环路输出频带较宽，压控振荡器的输入电压超过鉴相器输出电压，则采用有源电路可以实现直流电压放大。

1.3 相噪分析

相位噪声[6]是锁相频率合成器最重要的指标之一，它是指锁相环系统在各种噪声作用下输出频率短期稳定度的表征。通常相位噪声在频率域进行分析，通过单边带噪声功率谱密度进行描述。

锁相环系统相位噪声来源[7]包括参考源、鉴相器、压控振荡器、分频器。由于外部引入的噪声无法估算，所以着重分析环路内部器件对相位噪声的影响。为准确评估相位噪声性能，建立锁相环的相位噪声模型[8]。如下图所示。其中，参考源、鉴相器、压控振荡器、分频器引入的噪声分别用Sref、Spd、Svco、Sn。环路总输出噪声用Stot。

因此，在环路带宽内，环路对参考源、鉴相器、环路滤波器和分频器所产生的噪声抑制不大，而对压控振荡器产生的噪声抑制作用明显[10]。环路带宽外则相反。在进行设计时，应根据环路实际情况合理选择环路带宽[11]。

1.4 捕获时间

环路由起始失锁状态到达锁定状态所需要的时间为环路捕获时间。

式中：Δω为环路通过频率牵引有能力自行锁定的最大起始频差，通常称之为捕捉带。

因此，如果要提高捕获性能，可以通过增大环路带宽。从而减小捕获时间。而加大环路带宽，将会使环路输出相位噪声增大。因此实际设计时，要折衷选取环路参数。

2 仿真分析与实测结果

2.1 仿真分析

利用仿真软件ADS，通过建立锁相环频率合成器电路模型，对环路带宽与相位噪声和捕获时间之间的关系进行仿真验证。

2.1.1 环路带宽与相位噪声的关系

通过环路带宽公式，采用控制变量法，改变环路带宽参数，观察相位噪声的变化。

通过修改有源低通滤波器参数，分别设置环路带宽为100 kHz、50 kHz、10 kHz，观察环路输出相位噪声的变化。

图2 相位噪声仿真图

对比3个图中得出结论：当环路带宽与环路输出相位噪声的大小密切相关。环路带宽取值过大或者过小对于输出总噪声抑制性能均不好，每个环路都存在一个最佳环路带宽，使得环路输出相位噪声功率最小[12]。

2.1.2 环路带宽与捕获时间的关系

通过环路带宽公式，采用控制变量法，改变环路带宽参数，观察捕获时间的变化。

通过修改有源低通滤波器参数，分别设置环路带宽为100 kHz、50 kHz、10 kHz，观察环路捕获时间的差别。

图3 环路带宽100 khz、50 kHz、10 kHz环路输出相位噪声

图4 捕获时间仿真图

图5 环路带宽100 kHz、50 kHz、10 kHz环路捕获时间

对比3个图中得出结论：环路带宽越大，捕获时间越短，捕获性能越好；环路带宽越小，系统捕获时间越长，捕获性能越差。因此选择合适的环路带宽不仅对于环路输出相位噪声和环路捕获时间有影响。因此选择最佳环路带宽，选择中间值较为理想[13]。

2.2 实测结果

2.2.1 输出相位噪声的测试

分别设置环路带宽为100 kHz、50 kHz和10 kHz的情况下，对环路输出频率在1.5 GHz的相位噪声测试的结果。

表1 相位噪声实测结果

由以上分析知，环路带宽在100 kHz时，在有用信号周围的噪声相对较弱，而在其他情况下有用信号周围噪声较强。另外，当环路带宽取值越小，曲线在带外存在“凸起”现象，这是因为此时带外噪声主要为高通型VCO噪声[14]。当环路带宽越宽时，相位噪声相比于其他两种环路带宽，更加平滑呈现单调递减趋势，说明该环路频率稳定性更好。

2.2.2 捕获时间的测试

分别设置环路带宽为100 kHz、50 kHz和10 kHz的情况下，对环路在1.5 GHz输出频率捕获时间测试的结果。

以下实验固定环路带宽分别为100 kHz、50 kHz和10 kHz时，锁相环路捕获时间对比图。1通道和2通道分别代表PD_D和PD_U输出信号，3通道为触发电平，保证捕获时间从环路上电开始，4通道为环路锁定指示，当环路被锁定，环路锁定指示点为为高电平。

图6 1.5GHz环路输出频率相位噪声实测

图7 1.5GHz环路捕获时间实测

从图中看出，环路上电之初，环路的瞬态特性的过冲很大，这是因为阻尼系数选值较小的结果[15]。之后，鉴相输出端的差分信号处在变化状态，这个阶段被称之为频率牵引。在经过一段时间的频率牵引后，环路误差电压稳定在0附近，表明环路已经被锁定在输入频率上。环路捕获时间为起始失锁状态到达锁定状态所需要的时间。

表2 环路捕获时间实测结果

由以上分析，在其他系统参数设置相同情况下，环路带宽对环路捕获时间有一定的影响。环路带宽越大，捕获时间短，捕获性能就越强。

2.3 实验结论

通过仿真分析和实测结果可以得出：选择合适的环路带宽对锁相环频率合成器至关重要。通常在设计环路时，应同时考虑相位噪声和捕获时间，选取最佳环路带宽，使得环路达到捕获性能强并且相位噪声小，满足设计技术指标要求。

3 结束语

通过设计方案和仿真分析再到实验结果可以看出，采用PE3236芯片实现了L波段锁相环频率合成器小型化、低功耗的设计并且达到技术指标，同时完成了对环路输出相位噪声和捕获时间与环路带宽的关系进行了研究。随着通信技术的发展，对频率合成器技术指标要求更加严格，因此研制高性能指标的锁相环频率合成器，将会有更广阔的前景。

[1]郑继禹，张厥盛，万心平，等.锁相技术 [M].西安:西安电子科技大学出版社，2012.

[2]高玉良，李延辉.现代频率合成与控制技术[M].北京:航空工业出版社，2002.

[3]Kaplan E D，Hegarty C J.GPS原理与应用 [M].2版.寇艳红，译.北京:电子工业出版社，2007.

[4]黄玉兰.射频电路理论与设计.第二版[M].北京:人民邮电出版社，2008.

[5]承德宝.雷达原理[M].北京:国防工业出版社，2008.

[6]袁雪林，张洪德，朱畅，等.一种改善频率合成器的相位噪声的方法[J].现代雷达，2008，30（4）:85-87.

[7]李仲秋，曾全胜。锁相环相位噪声与环路带宽的关系分析[J].现代电子技术，2009，32（14）:132-134.

[8]Robert L.Boylestad.Elcctronic Devices and Cirruit Theory[M].NinthEdition，1996:315-327.

[9]王宇舟.三阶锁相环环路滤波器参数设计[J].电讯技术，2008，48（9）:51-55.

[10]张杰，马冠一.GNSS接收机锁相环最佳环路带宽的选取[J].电讯技术，2015（55）:890-894.

[11]王渊峰，戴旭辉.Altium Designer 10电路设计标准教程[M].北京:科学出版社，2012：215-238.

[12]陈刚.锁相环路的相位噪声分析[J].机械与电子，2009（3）：112-113.

[13]杨沛，张磊，王平连，等.锁相环相位噪声的研究与仿真[J].电子测量技术，2003，32（4）:35-37.

[14]张建斌.锁相与频率合成[M].北京:科学出版社，2011.

[15]Gardner F M.Phaselock Techniques[M].3版.姚剑清，译.北京:人民邮电出版社，2007.

The research of frequency synthesizer of PLL circuit based on PE3236

SUN Jia-xing1，DU Qi-fei2，SUN Yue-qiang2，LIU Cheng2
（1.University of Chinese Academy of Sciences，Beijing 100049，China；2.National Science Space Center，Chinese Academy of Science，Beijing 100190，China）

This paper presents a project design application for the L band frequency synthesizer.Also it propose the realized of the PLL circuit is based on PE3236.In order to satisfy the relation between the loop output phase noise，loop lock time andthe PLL loop width.The experiment and application show that this design can be applicative on the front-end satellite receiver navigation， also the frequency synthesizer has good performance，and appropriate for the actual requirement.

phase lock loop；frequency synthesizer；loop width；phase noise；lock time

TP302

：A

：1674－6236（2017）05-0074-05

2016-03-19稿件编号：201603237

孙家星（1992—），男，山东德州人，硕士研究生。研究方向：射频电路设计。