低功耗带隙基准电压源电路设计

蒋本福

(吉林大学 珠海学院，广东 珠海 519000)

低功耗带隙基准电压源电路设计

蒋本福

(吉林大学 珠海学院，广东 珠海 519000)

文章提出一种三层self-cascode管子工作在亚阈值区的低功耗带隙基准电压源电路。该电路具有电路结构简单、功耗低、温度系数小、线性度小和面积小等特点。采用CSMC 0.18 μm的标准CMOS工艺，华大九天Aether软件验证平台进行仿真。仿真结果表明，在tt工艺角下电路的启动时间为6.64 μs，稳定输出的基准电压Vref为 567 mV；当温度在-40℃～125℃范围内时，tt工艺角下基准电压Vref的温度系数TC为18.8 ppm/℃；电源电压在1.2 V～1.8 V范围内时，tt工艺角下基准电压Vref的线性度为2 620 ppm/V；在10 Hz～1 kHz带宽范围内，tt工艺角下基准电压Vref的电源抑制比(PSRR)为51 dB；版图核心面积为0.001 95 mm2。

Aether软件；功耗； 温度系数；线性度；面积

0 引言

在模拟IC和混合IC中，带隙基准电压是不可缺少的电路模块。传统的低压、低功耗带隙基准电路是基于垂直双极晶体管，在文献[1-2]中分别提出了多种设计方法。然而，这些方法都需要几百兆欧姆的电阻实现低功耗运行，占用较大芯片面积，浪费资源。参考文献[3]也提出了由几个工作在亚阈值区的MOS管组成的电路，虽然保证了低功耗，但是也出现了温度补偿不够等问题。为了实现低温漂带隙基准电压电路，高阶温度补偿技术[5]必须得到广泛应用，以减小带隙电压的温度系数。因此本文提出在低功耗的带隙基准基础上增加高阶温度补偿电路来实现低温漂基准电压电路。

1 电路结构分析

电路原理图如图1所示，主要由启动电路[4]、电流产生电路[5]和self-cascode[4-5]自偏置电路三部分组成。其中NM0～NM6这7个NMOS管均工作在亚阈值区，电流镜PM1～PM5这5个PMOS管均工作在饱和区。启动电路由PM0、PM6、PM7、NM7和NM8组成，当电路开始工作时，它将提供一个启动电流，使电路进入正常工作状态。电路正常输出电压后，由Vref提供一个反馈使NM7进入线性区，从而令NM8、PM6截止，使启动电路关断，以减小功耗。电流产生电路由Q0、PM1、PM2、NM3和NM6组成，其中NM3、NM6具有相同的W/L，使得VGSN3=VGSN6=VE/2,对Q0形成一个钳位的作用。通过调整NM3、NM6的W/L，可产生一个稳定的nA级电流。Self-cascode自偏置电路由NM0～NM3，NM1～NM4，NM2～NM5组成，利用这种结构可产生一个PTAT电压VPTAT[5]。因为VGSN6[1]具有负的温度特性，所以由VPTAT和VGSN6可产生一个与温度无关的基准电压Vref。

(1)

(2)

其中VDSN为NMOS的漏源电压，VGSN为NMOS的栅源电压，VE为BJT的发射极基极电压，S为MOS管的宽长比比值，ΦT为热电压，n为亚阈值系数。

由于BJT的发射极基极电压VE具有高阶的温度系数，因此采用图1 Q1-Q3和Q2-Q4 部分构造指数型补偿电路[5]。其中流经Q3、Q4 的集电极电流是一个与温度成高阶温度关系的量，把这一电流引入带隙基准源的输出端可以对带隙基准源进行高阶的温度补偿。

图1 电路原理图

2 电路仿真结果

仿真采用CSMC 0.18 μm的标准CMOS工艺，华大九天Aether软件验证平台，各种仿真与分析如下。

2.1 不同工艺角下的启动电路仿真与分析

瞬态仿真，可得到基准电压Vref稳定的建立时间，如图2所示。

图2 基准电压Vref稳定的建立时间波形(ff tt ss)

由图2可知，电路在不同工艺角下的启动时间相差不大。

2.2 不同工艺角下的电路功耗仿真与分析

如图3所示，各工艺角下电路的总电流分别为：ff 1.45 μA，tt 319.45 nA，ss 67.28 nA。

图3 瞬态仿真：电路上电稳定后电路的总电流(ff tt ss)

由于在不同的工艺角下，MOS管具有不同的阈值电压,BJT具有不同的导通电压，使得在ff工艺角下部分工作在亚阈值区的管子进入饱和区，从而增大了基准电流，其中在ss工艺角下所有的电流镜管子均进入亚阈值区。

因此，在不同工艺角下电路的总电流出现不同的变化，相应地也会对温度系数产生一定的影响。

2.3 不同工艺角下的电路温度特性曲线仿真与分析

2.3.1 基准电压Vref温度特性曲线仿真与分析

基准电压Vref的温度特性曲线如图4所示，具体仿真结果与分析如下：

(1)温度在-40℃～125℃范围内时，tt工艺角下基准电压Vref的温度系数为18.8 ppm/℃；

(2)温度在20℃～50℃范围内时，tt工艺角下基准电压Vref的温度系数为4.0 ppm/℃。

图4 基准电压Vref温度特性曲线 (tt)

2.3.2 在不同的电源电压下基准电压Vref温度特性曲线

如图5所示，电源电压在1 V～3 V范围内，参数扫描具体仿真结果与分析如下：当电源电压为1.2 V～2.8 V时，在-40℃～125℃温度范围内，tt工艺角下基准电压Vref的温度系数TC在18～21 ppm/℃之间。

图5 在不同的电源电压下，基准电压Vref温度特性曲线

2.4 不同工艺角下的基准电压的线性度仿真与分析

图6所示为在0.2 V～4 V电源电压内，3个工艺角的基准电压Vref随电源电压变化曲线。

图6 基准电压Vref随电源电压变化曲线 (ff tt ss)

具体仿真结果与分析如表1所示。

表1 电路工作电源电压范围和基准电压线性度

2.5 不同工艺角下的电路电源抑制比仿真与分析

如图7所示，频率在低频范围内，3个工艺角下基准电压Vref的PSRR均大于50 dB。

图7 基准电压Vref的PSRR变化曲线 (ff tt ss)

具体仿真结果与分析如表2、表3所示。

表2 不同工艺角下基准电压PSRR(100Hz)工艺角频率/HzPSRR/dBff100-50．59tt100-51．39ss100-51．70表3 不同工艺角下基准电压PSRR(1kHz)工艺角频率/kHzPSRR/dBff1-50．59tt1-51．36ss1-50．96

由表2、表3可知，在10 Hz～1 kHz范围内，基准电压Vref在3个工艺角下的PSRR均在-51 dB左右。

由图7可知，当频率为10 kHz时，在ff和tt工艺角下基准电压Vref仍具有-50 dB和-49 dB的PSRR。

3 版图设计

版图的整体设计如图8所示。

图8 电路整体版图设计

4 结论

本文设计了一款基于温度补偿的CMOS低压、低功耗的带隙基准电压源。利用MOS管工作在亚阈值区域过驱动电压低、饱和电流小的特性，能够实现在输入较低的电源电压范围内，功耗降低到nW级带隙基准电路设计。同时，在输出级增加温度补偿电路，提高电路的温度补偿能力。本电路还有电路结构简单、功耗低、线性度好、温度系数小、PSRR较好、芯片面积小等特点。

[1] UENO K, HIROSE T, ASAI T, et al.A 300 nw, 15 ppm/℃,20 ppm/v cmos voltage reference circuit consisting of subthreshold mosfets[J]. Solid-StateCircuits, IEEE Journal of, 2009,44(7):2047-2054.

[2] Li Yongquan, Jiang Mei. Ultra-low power CMOS multiple voltage reference with 3.9 ppm/℃ temperatutre coefficient[C]. ICCE-IW，2015.

[3] 陈新弼,张庆中,陈勇.微电子器件[M].北京:电子工业出版社,2011.

[4] SAINT C, SAINT J.集成电路掩膜设计[M]. 周润德,金申美,译.北京:清华大学出版社,2006.

[5] Alan Hastings.模拟电路版图的艺术(第二版)[M].张为，等译.北京:电子工业出版社, 2011.

Design of low power bandgap reference voltage source circuit

Jiang Benfu

(Zhuhai College, Jilin University, Zhuhai 519000， China)

This paper presents a low power bandgap reference voltage source circuit with three layers of self-cascode tubes operating in the sub threshold region. The circuit has the characteristics of simple structure, low power consumption, small temperature coefficient, small linearity and small area. Using the CSMC 0.18 μm standard CMOS process, Hua Da Jiu Tian Aether software verification platform to simulate, and the simulation results show that, in the corner of the TT process,the starting time of the circuit is 6.64 μs and the stabilizing output reference voltageVrefis 567 mV. When the temperature is in the range of -40℃ to 125℃，the reference voltageVreftemperature coefficient (TC) is 18.8 ppm /℃ at TT process; when the supply voltage is in the range of 1.2 V to 1.8 V，the reference voltageVreflinearity is 2 620 ppm/V at TT process ; when the bandwidth is in the range of 10 Hz to 1 kHz, the reference voltageVrefpower inhibition ratio (PSRR) is 51 dB at TT process; core area of territory for cross-section is 0.001 95 mm2.

Aether software; power consumption; temperature coefficient; linearity; area

TN432

A

10.19358/j.issn.1674- 7720.2017.03.012

蒋本福.低功耗带隙基准电压源电路设计[J].微型机与应用，2017,36(3)：39-41.

2016-10-05)

蒋本福(1988-)，男，硕士研究生，主要研究方向：模拟射频集成电路设计。